월 49,500원
5개월 할부 시다른 수강생들이 자주 물어보는 질문이 궁금하신가요?
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
내가 한 리눅스 D드라이브로 옮기고 설치하는 방법 정리
제가 리눅스를 C드라이브에서 D드라이브로 이동하고 설치한 Flow를 정리한 내용입니다. 이 방법을 찾고 있던 분들께 도움이 될까해서 공유합니다. 버전 : Ubuntu22.04.2 LTS, Xilinx Vivado 2022.2 「2023.1은 에러생김」 *리눅스를 C드라이브에 설치하고 mnt/d에 vivado를 설치할 때보다 빠른 설치, 빠른 동작이 가능했고, C드라이브의 용량을 차지하지 않음 (리눅스가 C드라이브에 존재하면 이번 설치기준으로 몇 기가(약 3~5GB) 용량 차지) *설치 순서를 나타내는 1,2,3,4.5는 작성자가 설치한 순서를 나타내므로 flow만 살피고 자세한 내용은 영상과 같음을 인지하길 바람. 3번이 리눅스를 D드라이브로 옮기는 방법이므로 이 부분 핵심.1. Microsoft store에서 wsl검색 후 Ubuntu22.04.2 LTS 다운, Xilinx Vivado 2022.2 리눅스 버전 다운, MobaXterm 다운2. [영상과 같음](리눅스 설치는 영상참고) Ubuntu22.04.2 LTS들어가서 username, password설정하고, MobaXterm접속 -> explorer.exe-> home/username폴더에 들어가서 Xilinx bin 파일 복붙-> 다시 MobaXterm에서 ls 친 후 필요없는 파일 삭제 [ex)rm Xilinx_Unified_2022.2_1118_1232_Lin64.bin:Zone.Identifier] -> sudo passwd -> root계정 password 설정 -> su 입력 후 root계정으로 접속 -> chmod +x X(tap쳐서 자동완성) -> ls 치면 녹색으로 실행권한 있게 바뀐 걸 확인할 수 있음 user 계정에서 설치할 폴더 생성 ex) mkdir tools3. 「D드라이브로 이동」출처 : https://velog.io/@iamnowist/WSL%EC%97%90%EC%84%9C-Ubuntu-%EC%82%AD%EC%A0%9C참고 : https://jooy34.tistory.com/29 관리자 권한 PowerShell 실행1) 우분투 상태확인 : wsl -l -vRunning이면 wsl --shutdown 로 종료 -> wsl –l –v로 Stopped인지 확인PS C:\Windows\system32> wsl -l -v NAME STATE VERSION * Ubuntu-22.04 Running 2PS C:\Windows\system32> wsl --shutdown PS C:\Windows\system32> wsl -l -v NAME STATE VERSION * Ubuntu-22.04 Stopped 2 2) 기존 우분투 이관을 위한 백업(Archiving)PS C:\Windows\system32> cd d:\ PS D:> mkdir d:\ubuntu-22.04 PS D:> cd d:\ubuntu-22.04 PS D:\Ubuntu-22.04> wsl --export Ubuntu-22.04 ubuntu.tar 3) 기존 우분투 등록 해제 PS D:\Ubuntu-22.04> wsl --unregister Ubunut-22.04 4) 신규 우분투 생성현재 작업 디렉터리 확인. 아마 이전 단계에서 만든 ubuntu.tar 파일이 보인다.PS D:\Ubuntu-22.04> pwd Path ---- D:\Ubuntu-22.04 백업 받은 ubuntu.tar를 임포트 한다. PS D:\Ubuntu-22.04> wsl —import Ubuntu-22.04 ubuntu ubuntu.tarwsl --import <새로 만들어 줄 ubuntu 이름> <설치할 경로> <추출한 파일 경로>설치할 경로(D:\ubuntu\)는 미리 만들어 줍니다. 기본 우분투로 설정한다. (사실 생략해도 됨) PS D:\Ubuntu-22.04> wsl —set-version Ubuntu-22.04 2 5) 신규 우분투 실행 PS D:\Ubuntu-22.04> wsl -d ubuntu-22.04 Welcome to Ubuntu 22.04 LTS (GNU/Linux 5.10.16.3-microsoft-standard-WSL2 x86_64) * Documentation: https://help.ubuntu.com * Management: https://landscape.canonical.com * Support: https://ubuntu.com/advantage System information as of Wed Jun 29 15:18:37 IST 2022 System load: 0.18896484375 Processes: 8 Usage of /: 0.5% of 250.98GB Users logged in: 0 Memory usage: 0% IPv4 address for eth0: 172.22.158.246 Swap usage: 0% 0 updates can be applied immediately. The list of available updates is more than a week old. To check for new updates run: sudo apt update This message is shown once a day. To disable it please create the /root/.hushlogin file. root@{hostname}:/mnt/d/Ubuntu-22.04#실행하게 되면 root 로 변경되어 있다. root 사용자로서 사용하기 원한다면 바꾸지 않아도 되나, sudo 권한을 가진 사용자가 더 익숙하고 안정적이므로 다음과 같은 방법으로 변경한다. PowerShell껐다가 다시 관리자 권한으로 PowerShell 실행-nlo는 username이다.-PS C:\Windows\system32>에서 cd .. 2번하고 아래 위치 찾아가서 ubuntu2204 config —default-user nlo와 같이 입력PS C:\Users\{host_id}\AppData\Local\Microsoft\WindowsApps> ubuntu2204 config —default-user nlo PS C:\Users\{host_id}\AppData\Local\Microsoft\WindowsApps> wsl To run a command as administrator (user "root"), use "sudo <command>". See "man sudo_root" for details. ryan@{host_name}:/mnt/c/Users/{host_id}/AppData/Local/Microsoft/WindowsApps$4. 「영상과 동일하게 Vivado설치 (설치가이드북의 step1, step2)」root계정에서sudo apt-get update # apt-get 파일리스트 update sudo apt upgrade -y sudo apt install gcc -y # gcc 설치 sudo apt install g++ -y # g++ 설치 sudo apt install unzip -y # unzip 설치 sudo apt-get install libtinfo5 libncurses5 libxrender1 -y # vivado 구동을 위한 library 설치 sudo apt install libncurses5-dev libncursesw5-dev libtinfo-dev –y sudo apt-get install libxrender1 #libXrender.so.1 문제 sudo apt-get update #libXtst.so.6 문제 sudo apt-get install libxtst6 sudo apt-get install libxi6 libgconf-2-4 # libXi.so.6 문제 sudo apt-get install language-pack-en-base #영어 언어팩이 설치가 안되어 있는 경우도 있음 그 경우 Vivado가 실행이 안됨 (이를 확인하는 방법: locale -a)이전에 설치 하면서 오류가 있었기 때문에 설치가이드에 있는거 말고도 위와 같이 추가 설치 진행함(정확한 에러 원인을 못 찾았기 때문에 꼭 필요한지는 확실치 않음.) ./Xilinx_Unified_2022.2_1118_1232_Lin64.bin -- -b AuthTokengenAMD 이메일주소, 비밀번호 입력 ./Xilinx_Unified_2022.2_1118_1232_Lin64.bin -- -b ConfigGen Vivado (2), standard(1) 선택 vi /root/.Xilinx/install_config.txt설치 경로변경(home/nlo/tools/Xilinx), 필요없는거 설치 X(0으로 변경)(/mnt/d에 설치하지 않아도 리눅스가 D드라이브에 있기 때문에 D드라이브에 설치 됨.) ./Xilinx_Unified_2021.2_1021_0703_Lin64.bin -- -a XilinxEULA,3rdPartyEULA -b Install -c /root/.Xilinx/install_config.txt5. 「영상과 동일하게 (설치가이드북 step3)」 exit # root 계정 종료. source ./tools/Xilinx/Vivado/2022.2/settings64.sh # 설치한 Vivado 의 환경을 잡아주는 shell vivado & # vivado 실행되는지 확인 user계정에서 cd ~ #home디렉토리로 이동 vi .bashrc맨 밑줄에 입력모드(a 또는 Ins키)로 변경 후 source ./tools/Xilinx/Vivado/2022.2/settings64.sh 입력 후 저장하고 나가기(esc->:wq)삭제 후 다시 설치하고 싶을 땐 rm -rf tools와 같이 vivado를 설치한 디렉토리를 삭제하고 wsl --unregister Ubunut-22.04관리자 권한 powershell에서 위와 같이 우분투를 삭제한다. 그리고 다시 우분투에 들어가 username, password부터 다시 시작한다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
실습자료 다운로드 실패
실습자료 링크에 암호 넣은 후 아래처럼 "문제 발생" 페이지가 뜨네요. OneDrive 일시적 문제인 건지..
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Step 2. command line 으로 vivado 설치과정 오류질문
# 2021.2 이상 버전 은 다음과 같이 명령어를 치시면 됩니다. ./Xilinx_Unified_2021.2_1021_0703_Lin64.bin -- -a XilinxEULA,3rdPartyEULA -b Install -c /root/.Xilinx/install_config.txt step2 마지막 단계에서 문제가 생겼습니다 ㅜ_ㅜ입력을 하고 설치 과정에서 다음과 같은 오류가 뜹니다. 어떻게 해결해야 하나요?!
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
11장 카운터 실습 코드에 대한 질문입니다.
코드를 보면 카운터에는 else if 쪽에 cnt < 100으로 100 이전까지 1씩 증가하도록 하였고 always 카운터에서는 cnt_always == 100-1로 설계하셨는데 왜 cnt_always = 99으로 적지않고 저렇게 적으셨나요? 간혹 저렇게 9를 10-1로 적거나 연산을 넣어서 표기하는 경우를 본것같은데 왜 그렇게 하는지 궁금합니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
chapter_1 ./build에 관하여 여쭙고 싶습니다.
vivado를 직접 실행시키는 것은 문제가 없는데 ./build를 치면 이렇게 뜨는데 해결 방법을 알 수 있을까요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
vivado 설치관련 질문입니다.
settings64.sh가 없다고 나와서 따라해봤는데 xvlog가 안되네요..여러변 처음부터 다시 해봐도 똑같습니다. 어떻게 해봐야할까요?
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Verilog Module argument에 대해 질문이 있습니다.
안녕하세요.Vivado Xilinx에서 찾을 수 있는 'xilinx_true_dual_port_no_change_2_clock_ram'의 Verilog 코드를 분석하다가 막힌 부분이 있어서 질문을 드립니다.이해가 되지 않는 부분은 모듈의 인자값 addra, addrb의 정의부분입니다.해당코드는 메모리를 정의해주는 코드이기에 메모리의 Depth길이에 따라서 input으로 받는 Address의 길이를 모듈내에 정의된 함수 'clogb2'로 설정합니다.궁금한것은 모듈내부에 정의된 함수로 모듈 인자값을 설정할 수 있는 것이 궁금합니다.무엇보다 본 코드는 Xilinx에서 제공한 것인데, RTL코드를 Block Design 모듈로 불러올때 함수를 사용하는 부분에서 Error가 나옵니다.(단, clogb2(RAM_PEPTH-1)를 다른 숫자로 치환하면 Error는 없음) module xilinx_true_dual_port_no_change_2_clock_ram #( parameter RAM_WIDTH = 18, // Specify RAM data width parameter RAM_DEPTH = 2048, // Specify RAM depth (number of entries) parameter RAM_PERFORMANCE = "HIGH_PERFORMANCE", // Select "HIGH_PERFORMANCE" or "LOW_LATENCY" parameter INIT_FILE = "" // Specify name/location of RAM initialization file if using one (leave blank if not) ) ( input [clogb2(RAM_DEPTH-1)-1:0] addra, // Port A address bus, width determined from RAM_DEPTH input [clogb2(RAM_DEPTH-1)-1:0] addrb, // Port B address bus, width determined from RAM_DEPTH input [RAM_WIDTH-1:0] dina, // Port A RAM input data input [RAM_WIDTH-1:0] dinb, // Port B RAM input data input clka, // Port A clock input clkb, // Port B clock input wea, // Port A write enable input web, // Port B write enable input ena, // Port A RAM Enable, for additional power savings, disable port when not in use input enb, // Port B RAM Enable, for additional power savings, disable port when not in use input rsta, // Port A output reset (does not affect memory contents) input rstb, // Port B output reset (does not affect memory contents) input regcea, // Port A output register enable input regceb, // Port B output register enable output [RAM_WIDTH-1:0] douta, // Port A RAM output data output [RAM_WIDTH-1:0] doutb // Port B RAM output data ); reg [RAM_WIDTH-1:0] BRAM [RAM_DEPTH-1:0]; reg [RAM_WIDTH-1:0] ram_data_a = {RAM_WIDTH{1'b0}}; reg [RAM_WIDTH-1:0] ram_data_b = {RAM_WIDTH{1'b0}}; // The following code either initializes the memory values to a specified file or to all zeros to match hardware generate if (INIT_FILE != "") begin: use_init_file initial $readmemh(INIT_FILE, BRAM, 0, RAM_DEPTH-1); end else begin: init_bram_to_zero integer ram_index; initial for (ram_index = 0; ram_index < RAM_DEPTH; ram_index = ram_index + 1) BRAM[ram_index] = {RAM_WIDTH{1'b0}}; end endgenerate always @(posedge clka) if (ena) if (wea) BRAM[addra] <= dina; else ram_data_a <= BRAM[addra]; always @(posedge clkb) if (enb) if (web) BRAM[addrb] <= dinb; else ram_data_b <= BRAM[addrb]; // The following code generates HIGH_PERFORMANCE (use output register) or LOW_LATENCY (no output register) generate if (RAM_PERFORMANCE == "LOW_LATENCY") begin: no_output_register // The following is a 1 clock cycle read latency at the cost of a longer clock-to-out timing assign douta = ram_data_a; assign doutb = ram_data_b; end else begin: output_register // The following is a 2 clock cycle read latency with improve clock-to-out timing reg [RAM_WIDTH-1:0] douta_reg = {RAM_WIDTH{1'b0}}; reg [RAM_WIDTH-1:0] doutb_reg = {RAM_WIDTH{1'b0}}; always @(posedge clka) if (rsta) douta_reg <= {RAM_WIDTH{1'b0}}; else if (regcea) douta_reg <= ram_data_a; always @(posedge clkb) if (rstb) doutb_reg <= {RAM_WIDTH{1'b0}}; else if (regceb) doutb_reg <= ram_data_b; assign douta = douta_reg; assign doutb = doutb_reg; end endgenerate // The following function calculates the address width based on specified RAM depth function integer clogb2; input integer depth; for (clogb2=0; depth>0; clogb2=clogb2+1) depth = depth >> 1; endfunction endmodule
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
reg 뒤에 붙는 signed 표현에 대해서 질문 드려요!
reg 뒤에 signed 를 붙여도 합성 가능한 코드인가요?또 $signed 함수를 사용한 부분도 실제로 합성이 가능한지 궁금합니다...!
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
github주소 알려주세요
20강 bram코드 확인하려고 하는데코드를 어디서 확인해야 하나요? (matbi86에는 코드가 안 보이네요 ㅠ)
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
VIM 개발환경 질문
먼저, 질문 공지사항에서 수업과는 무관한 내용은 질문 삼가해달라고 하신것 같아서 미리 죄송하다는 말씀드립니다. ㅠㅜ 현재 사용 중인 vim 에 다양한 기능을 추가하고 싶은데, 인터넷을 뒤져봐도 깔끔하게 정리가 안되어..혹시 맛비님이 사용 중이신 개발환경을 공유해주실 수 있을까 하여 질문 올립니다._vimrc 환경을 말씀드리는거에요! 혹시 실례가 안된다면, 어떤 것들을 추가하는게 좋은지, 가장 기본적인 환경이라도 추천해주시면 정말 감사하겠습니다. (지금은 tab, space 정도만 추가하고 사용 중입니다) 좋은 강의 항상 감사드립니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
명령어 자동완성
안녕하세요사진처럼 end까지만 치고 목록이 보이게 하려면 어떻게 하면 되나요?? ctrl + n을 누르면 되나요? =================현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
$display 표시 및 .str 파일 관련
안녕하세요. clk gen 관련 강의를 듣다가 궁금증이 생겨서 질문 남깁니다.올려주신 tb_clock_generator 코드에는 $display 구문이 몇개 존재하는데, build시 구문들은 어디에 표시되는지 궁금합니다. (터미널 상에는 안보이는 것 같습니다) 또한 실행시 vivado_pid2420.str 파일이 생성되는데 (clean에는 걸리지 않는 파일형식이었습니다)이 파일의 정체와 생성되는 이유가 궁금합니다! 감사합니다.
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
13장 pipeline 질문있습니다
예제에서 매 cycle 마다 하나의 출력이 나오므로 throughput이 1 cycle 이라고 하셨습니다. 만약 2 cycle 마다 하나의 출력이 나온다면 throughput은 2 cycle이 되는 것인가요 아니면 0.5 cycle이 되는 것인가요?최대(가장좋은) throughput은 1 cycle인가요? 아니면 더 빨라질 수 있을까요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
.config에서 편집하기
강사님께서 답변 도와주신 덕분에 반복하다보니 다시 이 과정까지 올 수 있었습니다!! 제가 어제 설치를 진행할 때 이 부분에서 강의 내용을 보면 저 /tools를 지우고 새로운 주소를 입력하시는데, 저 /tools가 안 지워져서 재설치를 진행했었습니다. 혹시 저 /tools를 지우는 방법을 알려주실 수 있나요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
ubuntu 완전 삭제 후 재설치
우분투 설치 진행을 하다가 거의 다 완료한 상태에서 갑자기 오류가 발생해 삭제 후 재설치를 했는데 이 오류에서 벗어나질 못합니다...ㅠㅠ다른 분의 질문에서 남겨주셨던 WSL 제거 링크도 해보았지만 소용이 없었습니다..한 6시간정도 머리 싸매고 모든 방법을 시도해보다가 안 돼서 혹시나 예전에 방법을 찾으셨나 싶어서 지푸라기라도 붙잡는 심정으로 글 써봅니다..
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
HDL 14장 실습관련 질문 있습니다.
안녕하세요 맛비님 14장 8승기 설계 후 Simulation 과정에서 의문점이 들어 질문 드리게 되었습니다.1) 우선 simulation결과는 위와 같은데, r_valid, o_valid가 0으로 초기화(@100ns)는 되었는데 그 다음 rising edge부터 Z로 나오네요. 제 코드가 문제가 있어서 이렇게 나오나 싶어서 맛비님의 코드로 다시 돌려봐도 이렇게 나옵니다. 혹시 다른 질문 내용 중 문제점을 찾을 수 있나 확인해봤는데, high impedence Z는 signal이 연결되지 않은 거라고 답변해 주셨는데, 올려주신 코드대로 simulation을 돌렸는데 왜 이렇게 되는 건지 이유가 궁금합니다.2) Testbench의 Initial Block에서0부터 99까지의 수의 8승을 test하기 위하여 위 코드를 사용하셨는데,@(posedge clk);부분이 있는 이유가 뭔지 궁금합니다. Clock의 positive edge에서 반응하긴 하지만, 그 다음에 뭔가를 하지 않고 바로 다음 loop를 돌거나, for문을 탈출하는데, 결국 이 부분이 하는 역할이 뭔지 궁금합니다. @(posedge clk); 이후에 지시하는 바가 없기 때문에 결국 sensitivity list를 통해서 들어왔다 해도 없는거랑 똑 같은 것 아닌가요? 아니면 다음 negedge가 오기 전에 posedge까지 해당 loop를 유지하기 위해 있는 건가 싶기도 했는데 그런 의미인가요? 어떤 의미가 있는 부분인지 여쭤보고 싶습니다! 3) 강의 듣다가 문득 생각이 난 것인데, 왜 Linux(WSL)환경에서 설계를 하는게 중요한가요?결국 synthesis까지 가면 Linux기반의 EDA tool을 쓸 수밖에 없어서 그런건가요? script기반의 자동화에 용이해서 그런가요? 어떤 점에서 rtl 엔지니어들이 대부분 현업에서 Linux기반으로 작업을 하시는데 큰 이유가 되는 것인지 궁금합니다. 중요하다고 말씀은 하셨는데, 아직 체감이 되는 단계는 아니어서요.. 긴 글 읽어주셔서 감사합니다. 강의 항상 잘 듣고 있습니다 :)
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
exit 해서 root 빠져 나오기
exit 써서 root 나오시라 했는데 아무리 해도 ,, root인데 어떡하죠?...ㅜㅜ
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
WSL기반 vivado설치를 D드라이브에 설치
유튜브에 올라온 vivado2022.2설치를 보면서 따라하던 과정에서, 제가 우분투, mobaxterm, vivado가 설치되는 리눅스 환경까지 C드라이브가 아닌 D드라이브에 설치를 하고 싶습니다. 리눅스 환경은 C드라이브에서만 가능한가요? D드라이브의 용량만 사용할 수는 없는 건가요? wsl을 microsoft store에서 다운을 받으니, 설정에서 의도적으로 새로 설치되는 앱을 D드라이브로 향하도록 설정하였습니다. 그렇고 나서 D드라이브에 WindowsApps라는 파일이 자동으로 생성되었습니다. 그 상태에서 wsl을 microsoft store에서 다운을 받고 실행했을 땐 정상적으로 작동했습니다. 하지만 저는 정확히 wsl(ubuntu)가 정확히 어디에 설치되었는지 의심이 되었고, 찾아보던 중 앱의 위치를 바꾸는 방법이 있었습니다. 그래서 이것을 따라 우분투를 D드라이브로 이동을 시켜보았습니다. 최종적으로 다시 ubuntu를 실행해 보니 "파일을 찾을 수 없다고" 나왔습니다.C드라이브 용량을 사용하지 않고, D드라이브에 리눅스 포함 vivado 모든 파일을 저장하는 것이 가능한가요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
chapter_2 , build 파일 실행불가...
기존에 이미 작성되어있던 코드를 지우고 제가 영상보면서 연습 차 다시 작성했는데..-_-;저장하고 그 후에 ./build 실행하니 다양한 오류가 뜨더라구요... raineesm@DESKTOP-VLU7A79:~/Matbi_VerilogHDL_Season1/chapter_2$ ./buildWARNING: [XSIM 43-3479] Unable to increase the current process stack size.INFO: [VRFC 10-2263] Analyzing Verilog file "/home/raineesm/Matbi_VerilogHDL_Season1/chapter_2/tb_clock_generator.v" into library workINFO: [VRFC 10-311] analyzing module tb_clock_generatorERROR: [VRFC 10-8414] extra comma in port association list is not allowed [/home/raineesm/Matbi_VerilogHDL_Season1/chapter_2/tb_clock_generator.v:56]ERROR: [VRFC 10-8530] module 'tb_clock_generator' is ignored due to previous errors [/home/raineesm/Matbi_VerilogHDL_Season1/chapter_2/tb_clock_generator.v:21]Vivado Simulator v2022.2Copyright 1986-1999, 2001-2022 Xilinx, Inc. All Rights Reserved.Running: /home/raineesm/tools/Xilinx/Vivado/2022.2/bin/unwrapped/lnx64.o/xelab tb_clock_generator -debug wave -s tb_clock_generatorMulti-threading is on. Using 2 slave threads.ERROR: [XSIM 43-3225] Cannot find design unit work.tb_clock_generator in library work located at xsim.dir/work.ERROR: Please check the snapshot name which is created during 'xelab',the current snapshot name "xsim.dir/tb_clock_generator/xsimk" does not exist
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
bashrc 경로 설정
제가 복습하며 공부하다가 실수로 파일을 몇개 지워서 일부를 복구했고 .bashrc를 다시 설정하려는데 어떤 것이 문제인지 도저히 모르겠습니다.위와 같이 source를 직접 설정해주고 하면 실행은 됩니다.위 사진은 .bashrc 에디터로 들어와 source 경로를 설정하였습니다. home의 상위 디렉토리에 mnt/d드라이브를 설치하였기 때문에 위와 같이 디렉토리를 설정하였습니다.