-
질문 & 답변
카테고리
-
세부 분야
반도체
-
해결 여부
미해결
reg 뒤에 붙는 signed 표현에 대해서 질문 드려요!
23.05.28 00:19 작성 조회수 541
1
reg 뒤에 signed 를 붙여도 합성 가능한 코드인가요?
또 $signed 함수를 사용한 부분도 실제로 합성이 가능한지 궁금합니다...!
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
[HDL 9장] Signed / Unsigned 를 이해하고 연산 실수를 피해보기 (내가 원한 결과 값이 안나와..ㅠㅠ)
강의실 바로가기
답변을 작성해보세요.
0
설계독학맛비
지식공유자2023.05.28
안녕하세요 :)
결론은 질문 주신 두 문법 모두 합성 가능합니다.
syntax 라던가 합성 가능 여부는 구글링으로도 찾을 수 있어요.
이 부분은 나중에 FPGA 시간까지 거치신다면,
질문자님께서 궁금해하시는 모든 부분을 직접 코드를 FPGA 에 올려보시고 동작을 확인할 수 있을꺼에요.
===================
다음 문서의 Godd QoR 부분을 보시면, 권장하는 부분이 있습니다.
https://canvas.eee.uci.edu/courses/1077/files/446776/download
즐공하세요 :)
답변 1