-
카테고리
-
세부 분야
반도체
-
해결 여부
미해결
core module에 직접적으로 액세스하지 않는 이유 궁금합니다,
23.08.21 10:47 작성 23.08.21 11:01 수정 조회수 233
1
안녕하세요 맛비님,
PC <-uart-> PS영역 <-AXI-> core영역 (ex.BRAM)
와 같이 직접적으로 액세스하지 않고, core영역 앞단에서 register를 포함하는 모듈을 거쳐가야하는 이유가 무엇인가요??
그리고 메모리에 액세스할 때 특정 주소의 값을 읽고 쓰고 싶은 경우가 많다고 생각이 듭니다.
BRAM의 주소값을 +1씩 하면서 순차적으로 액세스하도록, 설계하신 이유가 있을까요? 로직이 simple하기 때문에 (수업 중 말씀하신대로) ROM처럼 동작시키고 싶을 때 유용하기 때문인가요?
감사합니다.
![course-thumbnail](https://cdn.inflearn.com/public/courses/326697/cover/c6b237e2-2180-40e2-9a1b-bad14762da82/326697-eng.png?w=240)
설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
[FPGA 12장] AXI4-Lite I/F 를 사용하여 Register 가 아닌 메모리에 Write / Read 해보기 - 코드리뷰편
강의실 바로가기
답변을 작성해보세요.
0
설계독학맛비
지식공유자2023.08.21
마지막 질문이네요.
질문주신 직접 접근 방법으로 설계해도 됩니다.
다만 reg 말고 어떤 resource 를 사용하실려고 하실까요?
reg 개수는 적습니다. 그리고 엑세스가 빠르죠.
다휘님의 생각대로 바꿔보시고 테스트 해보세요.
설계에 정답은 없습니다. 각 장단점을 고민해서 상황에 맞는 최적을 찾는 겁니다. 본인 생각을 직접 구현해보는 것도 많은 도움이 되실꺼에요.
=======
+1 로 한 이유는 소수의 reg 수로 다수의 Bram 영역을 접근하기 위함이었습니다.
이런 글은 해당 강의의 설계자인 제가 정했습니다.
=======
다휘님이 설계자라면 어떻게 설계해볼 수 있을까 고민해보시고, 효율적인 설계를 해보시면 좋을 것 같아요. 그리고 그 아이디어를 저한테도 공유해주시면 좋을 것 같습니다. 더불어 구현까지 하시면 베스트겠죠?
제 강의는 본인의 설계 경험을 달성하기 위한 기초지식 전달이고요.
가장 중요한건 본인의 설계 경험입니다.
즐공하세요 :)
답변 1