안녕하세요 맛비님! 설계독학 디스코드 커뮤니티 가입했고 멤버십 신청드렸는데 누락된 것 같아서 확인 부탁드리려고 글 작성합니다! verilog1 에 이어서 fpga 1 강의 수강중입니다. 인프런 가입 emailinfo@tobscom.com 커뮤니티 아이디김밥/디지털회로/엔지니어 입니다 ㅎ 확인해주시면 감사하겠습니다. 추가로 개인적인 질문 및 고민이 있어 글을 남기게 되었습니다.회사에서클럭 사용 – 클럭 버퍼가 필요한가 보기UART, 이더넷, 시리얼 인터페이스, SPI 사용하기 (핀맵과 관련 있는 지, IP 생성이 되는 것이고 가져다가 쓸 수 있는 지?AXI 버스 사용하기CPU에 인터럽트 걸고, 주기적으로 프린트 하기SPI 로직 만들고 사용하기 FPGA 핀맵 보기 : xilinx 회사 개발 모뎀에서 핀들을 어떻게 사용하고 있나? 레지스터 맵 이용하기 [회사 통신 모뎀 작성하기]입력 데시메이션 필터출력 인터폴레이션 필터동기 잡기레이트 맞추기복조하기복호하기엔코딩하기변조하기램 사용하기 [상위 CPU 사용하기 - 인터페이스 연결 필요]인터럽트 걸기AXI 버스 사용하기이더넷 연결하기레지스터 읽고 쓰기UART 읽기, 쓰기SPI 쓰고 읽기. 제공하는 것 쓰기마브링크 깃허브에서 가져와서 사용하기와 같은 직무 수행을 할 예정입니다.현재 vitis 에 있는 c 코드는 맛비님께서 제공해주신 코드로 진행 중인데 업무를 본격적으로 맡게 되면 제공해주신 코드 레벨 혹은 그 이상 까지 수행 가능해야 할지 궁금합니다.추가로,,verilog season1 에 이어서 FPGA1 강의 수강중이며, verilog season 2 도 수강 예정인데 위의 내용 중에 맛비님 강의 외에 제가 스스로 커버해야 하는 부분이 어떤 부분일지 알려주시면 정말 감사하겠습니다!저는 uart 외에 이더넷, i2c, ethernet 과 같이 강의에서 다루지 않은 부분들은 따로 공부해야 한다고 생각하고 있었습니다. 맛비님 의견은 어떤지 궁금해서 여쭤봅니다!

안녕하세요Verilog Season1 [HDL 20장] 실습 코드에서true_dpbram 모듈의 input으로reset_n 신호를 따로 넣어주지 않았는데BRAM 메모리 값을 초기화할 필요가 없어서reset_n 신호를 넣지 않으신 건지 궁금합니다! 

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.oled 실습 중 발생한 처음 보는 에러인데 어떻게 해결 할 수 있을까요  

안녕하세요, 맛비님!zybo z7 10보드vivado, vitis 2022.2 버전 사용중입니다.https://www.inflearn.com/community/questions/1229856/ip-%EC%83%9D%EC%84%B1%EC%8B%9C-%EC%96%B4%EB%93%9C%EB%A0%88%EC%8A%A4%EA%B0%80-%EB%8B%A4%EB%A6%85%EB%8B%88%EB%8B%A4해당 수강생님과 같은 문제가 발생했지만 일단 강의를 끝까지 따라가보았습니다.write 과정read 과정이렇게 read & write 과정 모두 잘 진행되고 보드 led 점등도 설정한 속도대로 잘 동작합니다.다음과 같이다른 주소값, 범위가 할당되는 것은 문제가 되지 않을까요??lab10 에서도 같은 문제 발생합니다.터미널에서 수행은 문제없이 잘됩니다.

안녕하세요 이번에 FreeRTOS를 공부하려고 합니다.현재 보드명 : STM32H735IG / STM32H735-DK를 사용하여 FreeRTOS강의를 수강하려고 합니다. 이에 대해 강의의 코드를 참고하여 실습하는 것에 대해 문제가 없는지 문의드립니다.

스위치 인터럽트로 xshell에 push 문구를 띄울 때 헤더 파일을 쓰지 않고 전역 변수 cahr g_f_sw_up = 0; 선언으로 할 수 있을 것 같은데 헤더 파일을 이용해서 변수를 선언 하는 이유가 있나요?

[ 사용환경 ]보드 : zybo z7 10vivado 2022.2vitis 2022.22022.1 이후 버전에 대한 오류 영상보고 잘 따라왔습니다. 그런데 serial terminal 에서 1 2 3 4 가 반복적으로 출력되어야 하는데 이상한 숫자가 출력됩니다. 혹시 어떤 문제인지 아실까요?? 도와주시면 감사하겠습니다.

20분 경에 terminal 열고 COM4(제 기준) 에 연결했습니다. 그 후, launch hardware 를 실행했습니다. 다음과 같이 error launching program 문제가 발생합니다.. 혹시 도움 주실 수 있나요?참고로 환경은 2022.2 vivado, vitis 에 zynq z7 10 보드사용중입니다.혹시 몰라 한번 더 launch hardware 해보니 사진과 같은 오류도 발생합니다.

자료 공유해주신 wrapper verilog 코드와 강의 마지막 RTL 합성 결과에서 din[31:0] 이 din[7:0]으로 instantiation 되어있는데 input 크기가 달라서 문제가 되는 것 아닌지 문의 드립니다. module 이름의 64x8로 미루어 볼 때, 과제는 WIDTH=64, DEPTH=8을 가지는 SRAM을 구현하는 것으로 보이는데 그렇다면 공유해주신 코드 `ifdef SIM sram_model #(64, 8) u_sram (clk, cs, we, ad, din, dout); 에서 파라미터를 넘겨주는 값이 (64, 8)이 아니고 (8, 64)가 맞는 것이 아닌지 해서 질문드립니다. 감사합니다.

해당 과정 전까지는 모두 무사히 따라왔습니다. Launch Hardware 클릭 시에 이런 오류가 발생합니다. 코드에 map 이 없는데 이런 오류가 발생하네요.. 혹시 몰라 터미널 쪽도 캡처했습니다. 

이런 파일들이 있고 강의에서 다루시는 파일이 없네요 ㅜㅜ

안내되어 있는 깃허브 링크로 들어가면 파일밖에 없는데 수업에서 말씀하시는 자료랑 다르네요. 혹시 제가 본 파일이 맞는건지 확인부탁드립니다.

안녕하세요 🙂[1. 질문 챕터] : FPGA 9장[2. 질문 내용] : 모듈 별 IP 각각 제작 후 전체 프로젝트 진행과정에서의 문제[3. 시도했던 내용, 그렇게 생각하는 이유] : 먼저 수업내용 외의 질문 드리는 점 죄송합니다.수업에서는 AXI 모듈과, blink_led 모듈을 모두 베릴로그 코드로 작성한 뒤, 한번에 lab9_matbi 라는 탑 모듈에서 모듈 인스턴스를 통해서 lab9_matbi IP 를 제작하는데,위 과정이 아닌, AXI 모듈과, blink_led 모듈을 각각 IP 로 제작한 뒤, lab9_matbi_new 라는 프로젝트의 블록 디자인 내에서 위 두개의 IP를 호출한 뒤, 포트를 연결해서 진행을 하는 방법도 가능한 것인가요?  

FA_4bit 프로젝트를 새로 만들어서 코드 작성 후 SDC 이용하여 Time Analyze하는 과정에서 위와 같이 에러가 발생하는데 어떻게 해야 해결이 가능할까요?

대상 보드: NUCLEO-L152RE코드: 강의 자료 / 10_SOFT_TIMER1 증상: HardFault_Handler 진입프린트문으로는 Auto Reload Timer 1회 출력

강의: FreeRTOS의 절대 우선 순위시간: 6:14 void task0(void* pdata) 코드를 보면, 오래 걸리는 memcpy 작업 수행 전 vTaskSuspend(NULL) 을 실행하는 데요. 제가 이해한 게 맞는지 좀 봐주세요.이렇게 수행될 것 같습니다.task0 을 우선 생성/실행한 후, vTaskSuspend(NULL) 호출하여 Blocked 상태로 대기cdma 인터럽트 발생 시, task0 Ready / Running 상태 전환하여 memcpy 수행.task0 Loop 를 통해, 다시 Blocked 상태로 진입이런 순서로 진행되는 건가요? 

 -------------------------------------------------- 사용하고 싶은 ST 보드명:F407 disco - 사용하시는 컴파일러(stm32cubeide) 버젼: 1.18.0 - 기타: 감사합니다  -----------------------------------------------

대상 강의: '태스크 스택의 크기를 결정하기'재생 위치: 1:50 Q. Task Stack 동적 메모리 할당을 Heap 영역으로, 정적 메모리 할당을 bss 영역으로 설명해주셨는데요. 이게 Build Option (configSUPPORT_DYNAMIC/STATIC) 기준으로 설명해주신 건가요?

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) 안녕하세요 맛비님, 훌륭한 강의 정말 잘 듣고 있습니다. 다만 강의를 공부하던 중, 궁금한 부분이 생겨 질문 남기게 되었습니다. 답변 해주시면 정말 감사하겠습니다.ARM과 같은 MCU 기반으로, HW 영역을 제어하는 설계를 펌웨어 설계로 알고 있습니다. 그렇다면, Vitis에서 C 코딩을 통해 PL 영역의 HW IP를 활성화 시키는 것 역시 ARM 기반 펌웨어 설계라고 보면 될까요? 그리고, 마지막 강의에서 진행한 FCL 가속기에 사용되는 C 코딩(FCL 연산을 활성화 시키는) 역시 ARM 펌웨어 설계라고 보면 될까요? 훌륭한 강의 정말 감사드립니다. 답변 해주시면 정말 감사하겠습니다!!

안녕하세요 🙂[1. 질문 챕터] : [HDL 0장] Hello World 프로그램 (맛비 세계에 오신 것을 환영합니다.) 3분 30초경[2. 질문 내용] : vi, gedit 두 가지방법으로 모두 시도해보았습니다.기존에 적혀있던 hello matbi's world 를 hello world 로 적은 후, esc -> :wq 했습니다.(vi) 하지만 출력은 계속 기존 메세지로 나오네요. .v 파일에 제가 수정한 내용이 적용이 안된 것 같습니다. vi 내용입니다.해당 내용 esc -> :wq 후에finish에는 ; 없는거 수정했습니다.빌드내용입니다. 아래쪽 보시면 [INFO] hello Matbi's world 가 나오고있네요[3. 시도했던 내용, 그렇게 생각하는 이유] : vi 입력 후 다른 화면으로 넘어가는데 그 중간 절차가 궁금합니다.