묻고 답해요
141만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
-
미해결시스템 소프트웨어 개발을 위한 Arm 아키텍처의 구조와 원리 - 1부 저자 직강 (2024년 버전)
[3.2.2.4] Exception 발생시 CPSR <-> SPSR의 동작 질문
안녕하세요? 재미있게 강의를 듣고 있는 수강생입니다. 강의에서 보여주신 Flow에서 어느 부분이 HW 적으로 처리되고 어느 부분이 SW 적으로 처리되는지 여부가 불분명 되지 않아 질문드립니다. 1) Exception에 의해 Mode 전환이 되는 경우, Exception발생시 C/SPSR간 Copy는 HW적으로 되지만, 실제 Mode 전환은 CPSR의 Mode Bit 설정에 의해 이루어질 것으로 생각됩니다. 이 과정에서 "CPSR.M = 0x12" 이 부분은 ARM이 자동으로 해줘야할 것으로 생각되는데 맞는지요?2) ISR에서 SPSRs이나 R14_s 등을 백업해야해 둬야하는 이유가 명확하지 않아 질문을 드립니다. Link Register인 R14의 경우에는 ISR에서 함수 호출이 있을 경우 변경이 생길 수 있어 후에 Return을 위해 백업을 해두어야할 것 같은데, SPSR은 Exception 발생시에만 HW가 자동으로 Copy하기 때문에 굳이 백업이 필요한가라는 생각이 듭니다. 2-1) 혹시 모를 SW Bug에 의한 Corruption에 대한 대응책인지요? 2-2) 그렇다면 이 Register가 Read-Only가 아니라는 것인데, 이 Register를 SW가 조작해야하는 Case가 있는지요? 없다면 아예 bug 방지를 위해 Read-Onlly로 만드는 편이 좋을 것 같은 생각이 들어 질문드립니다. 3) 복귀시에 전환 Mode에서 원 Mode로의 복귀는 CPSR.M이 원 모드로 설정이 되어야할 것 같은데, SPSR_irq.M=0x13으로 원복하는 것만 있어서 질문드립니다. MOVS PC R14_irq를 하면 ARM이 SPSR_irq.M의 원복된 내용을 CPSR로 자동으로 Copy를 해주는 것인지요? 감사합니다.
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
안녕하세요 D1 LED 질문드립니다
다름이 아니라, D1 LED 색상이 강의에서는 초록색으로 보이는데 제건 빨간색이어서요... 보드 차이 인건가요?2 color로 표현되는 LED는 아닌 것 같아서요
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
시그널 선택법
시그널을 드래그 해서 여러개를 선택하려고 하는데 ctrl을 눌러도 되질 않습니다. 어떻게 선택해야 합니까?
-
미해결설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)
FPGA resource사용관련
안녕하세요 공부 중에 궁금증이 생겨서 질문 남깁니다.! FPGA마다 각각 resource가 정해져 있는 것으로 알고 있습니다.실제로 보드를 Implementation을 한 후 bit파일을 만들고 실제 보드에서 동작을 하면 열이 많이 발생하는데 이경우에 리소스를 많이 사용 할 수록 많은 열이 발생할 것 같습니다. 그럼 성능 저하로 이어질 것 같습니다.이를 예방하고자 각 보드마다 리소스를 몇 %를 사용하면 성능저하가 일어난다는 스펙이 정해져 있나요? 강의랑 직접적인 관련은 없지만 궁금증이 생겨서 질문드립니다 . 감사합니다 !
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
register 접근 및 제어 질문
안녕하세요 맛비님. 아래와 같이 코딩을 할 경우 차이가 무엇인가요? 자료를 찾아보니 다르게 작성하는 경우가 있는데 어떻게 다르며, 활용할 수 있는지 궁금합니다.assign leds = slv_reg0 [3:0]; assign sw[3:0] = slv_reg1;위의 코드에서 스위치 4개가 slv_reg1의 0x43C00004;라는 주소에 할당이 되었다고 가정하겠습니다. 그렇다면 4개의 스위치의 주소를 각각 어떻게 접근하고 제어를 할 수 있나요? ON/OFF 상태에 따라 print하고자 합니다. 각각의 스위치 별 주소를 알고 싶습니다. ON/OFF 된 상태를 아래와 같이 제어를 할 수 있는것인가요?char *out0 = (char *) 0x43C00000; *out = 0xFF; // ON *out = 0x00; // OFF
-
미해결설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)
알고리즘 별 NPU
CNN을 타겟으로 하는 NPU와 LLM을 타겟으로 하는 NPU는 어떤 차이가 있을까요?LLM이 파라미터수가 많으니 FLOPS를 높이기 위해 MAC연산기를 많이 배치하고 memory bandwidth를 높여주는 정도 일까요?아니면 encoder/decoder라는 구조로 NPU HW에 구조적으로 다른 접근이 필요한가요?NPU 설계시 당연히 CNN,RNN,Transformer와 같이 특정 알고리즘을 염두에 두고 진행하겠죠?
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
HW 계산 결과가 영상과 많이 차이나는 이유
안녕하세요. 제공해주시는 영상 항상 잘보고 있는 학생입니다. 다름이 아니라 곱셈 core설계 실습편에서 의문점이 들어 질문드립니다. 사진처럼 저는 HW계산 결과가 41.61us 동안 수행하였습니다. 하지만 맛비님의 경우는 0.95us가 동안 수행하였고 cycle역시 저보다 매우 적은 수준만 수행하였습니다. 차이가 조금이 나는게 아니라 50배정도 차이가 나서 질문드립니다. 차이가 나는 이유가 무엇을까요?혹시 이전 수업에서 적용했던 흔적 때문일까요?참고로 프로그램을 모두 끊고 FPGA전원을 종료한 후에 포트를 뽑고 있습니다.
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
Read latency에 대한 질문 드립니다.
=================현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================맛비님. 안녕하세요. 강의 잘 보고 있습니다.Read latency에 대한 질문이 있어 글 남깁니다.커뮤니티에서 latency와 관련된 질문에 대한 답을 보아도 이해가 안되는 부분이 있습니다.문서를 보면 AXI4 BRAM Controller IP는 Read Command 최적화로 Read latency를 줄인 것으로 보입니다.이러한 이유인지 강의에서 1 cycle 미만이라고 하셨고 그림에서도 1 cycle 미만으로 보입니다만 Read latency에 대한 글을 보면 무조건 1 cycle 미만이라는 보장도 없는 것 같습니다.문서만 보고 드는 생각은 상황에 따라 BRAM의 Read Latency가 변한다는 것(온도?)인데, 이러한 상황이 있을 수가 있나요?
-
미해결FreeRTOS 프로그래밍
Nucleo-H743ZI2 보드에서 FTP server 기능 porting 요청 가능?
안녕하세요.본 강의를 전체 수강한 뒤, 기본 예제들은 다 확인 했고, 현재는 FTP server 기능을 Nucleo-H743ZI2 보드로 porting 을 시도 하려고 하고 있습니다.혹시 이러한 예제도 올려서, 도움을 주실 수 있는 지요?
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
안녕하세요 STM 보드 전원 및 U1 칩 관련 질문있습니다
안녕하세요, 멀티미터로 전압 찍어 보다가 궁금한 점이 생겨서질문드려요..! 아래에 회로도 첨부드립니다.회로도상 5V 쪽이 멀티미터로 찍어보면 2.8V가 나오는데 멀티미터가 잘못 된건가요..?U1이 LDO인데, LDO면 입력이 출력보다 높아야 맞을 것 같은데..이상해서 질문드려요.. 출력은 3.3V 잘 나옵니다..!
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
[프로젝트 생성해보기!] 디버깅 시 매개 변수가 틀리다고 나오네요
make (e=87): 매개 변수가 틀립니다.make: *** [Core/Src/subdir.mk:34: Core/Src/stm32f1xx_hal_msp.o] Error 87make: *** Waiting for unfinished jobs...."make -j12 all" terminated with exit code 2. Build might be incomplete. 보드 펌웨어도 업데이트 하고 usb도 다시 꽂았지만 이런 에러가 뜹니다 어디 코드 한 줄을 바꾸어야 하는 걸까요?
-
해결됨설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
dma의 read/write data width
안녕하세요 제공해 주신 코드를 수정해서 rdma와 wdma의 data width를 서로 다르게 설계해보았는데요.AWSIZE와 ARSIZE을 다르게 설정해도 큰 값으로 통일되어 error가 발생하더라구요. data width를 서로 다르게 설계하면 axi spec에 위배되는 것인가요? 잠깐 알아본 바로는 위와 같이 read/write의 width가 다른 data를 전송하고 싶은 경우 경우 큰 쪽의 data width에 맞춘뒤 narrow burst라는 것을 활용해서 data width보다 작은 데이터를 전송할 수 있는 방법이 있던데 이것을 사용해야 하는 것인가요?
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
axi4-lite 질문
안녕하세요 맛비님. AXI4_Lite 관련 질문을 드리게 되었습니다.1. 스위치나 버튼의 상태를 알려주는 reg의 값과 주소를 알 수 있는 방법이 있나요? 5장과 8장을 통합한 프로젝트를 만들려고 합니다. 각 스위치의 ON/OFF 상태를 UART로 상태를 print하는 것을 하려고 합니다.xilinx에서 제공하는 IP의 datasheet는 아래 페이지에서 원하는 IP를 검색하여 하는 것이 맞나요?https://www.xilinx.com/support.html#documentation
-
해결됨시스템 소프트웨어 개발의 모든 것 - 시스템 반도체와 전기 자동차 중심
9:34 질문
안녕하세요. 1. 강의 9:34에 설명하시는 부분을 보면 RTOS와 더불어 Linux가 사용되는 것을 알 수 있는데, 같은 강의 6:18에서 설명하실 때는 ADAS에서 Linux는 많이 사용되지 않는다는 맥락으로 설명해주셔서요. 둘이 조금 충돌하는 것 같은데 어떻게 이해하는 것이 좋을까요?2. 그리고 인포테인먼트가 아니라 ADAS에서도 하이퍼바이저(강의 그림의 DRIVE HYPERION)가 사용되는 이유가 무엇인가요?
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
프로젝트 생성해보기! 1:36에서 체크박스 설정 안하고 다운로드해야되나요?
상관없을까요
-
미해결FreeRTOS 프로그래밍
caddr_t undeclared 문제
TASKMAN 예제를 돌리려는데 다음과 같은 문제가 발생합니다. Description Resource Path Location Type'caddr_t' undeclared (first use in this function) sysmem.c /01_TASKMAN/Src line 76 C/C++ Problem 검색해보니, https://community.st.com/t5/stm32cubeide-mcus/how-do-i-load-stm32cube-fw-g4-v1-5-0-examples-into-stm32cubeide/m-p/582818 void * 로 대체 하거나 <sys/types.h> include 하라는것 같은데 예제에 업데이트가 되야 할것 같아 문의 드립니다.
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
IP 생성시 어드레스가 다릅니다.
=================현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================안녕하세요. 맛비님. 항상 강의 잘 보고 있습니다. 실습을 따라하던 과정 중 어드레스 맵 부분이 달라서 확인해보니 ip를 생성할 때 Base Address와 Size가 다릅니다.그런데 문제는 Base Address를 강제로 수정하고 IP Package를 다시 만들어서 Auto connection을 하면 다음과 같은 에러가 나옵니다.무엇이 문제인지 모르겠습니다. 버전은 2022.2를 사용하고 있습니다.
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
구입한 부품들이 망실되면 혹시 어떻게 해야 할 지 여쭤봐도 될까요
제가 부품중에 고무 검은줄? 전깃줄인가 이걸 잃어버렸는데 이것만 네이버에서 따로 살 수 있을까요 아니면 뭐 다른 온라인 마켓으로 그것만 사면 되는걸까요 답변해주시면 감사드리겠습니다
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
vitis install/update 버튼 없음
vitis 설치이후 z7-20보드를 추가 하기 위해 install/update 버튼을 눌러야합니다. 하지만 아래 사진처럼 버튼이 없네요... 무엇이 문제일까요?
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
우분투 설치 버전 변경 사항
=================현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.================== 저번 강의에서는 우분투 버전이 20이었는데, 이번 강의에서는 18입니다. 새로 wsl을 깔아야 하나요?