작성한 질문수
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
[HDL 7장] Combinational Logic 이해하기 (4칙연산 실습. 여러분이 설계하는 디지털로직의 99.99% 는 Combinational + Sequential Logic 입니다.)
작성
·
175
1
시그널을 드래그 해서 여러개를 선택하려고 하는데 ctrl을 눌러도 되질 않습니다. 어떻게 선택해야 합니까?
답변 1
0
안녕하세요 🙂
정말 죄송한데 질문을 디테일 하게 적어주시겠어요..?;; 어떤 에디터에서 어떻게 하셨을까요?;
인프런 질문 작성시, 그림도 복붙되니 같이 주시면, 제가 꼭 이해해서 답변드릴께요.