인프런 커뮤니티 질문&답변

gobae12님의 프로필 이미지
gobae12

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 19장] HW 가속기 설계 연습. 8b 곱셈 Core 설계 - 실습편

HW 계산 결과가 영상과 많이 차이나는 이유

작성

·

209

1

안녕하세요. 제공해주시는 영상 항상 잘보고 있는 학생입니다.

다름이 아니라 곱셈 core설계 실습편에서 의문점이 들어 질문드립니다.

사진처럼 저는 HW계산 결과가 41.61us 동안 수행하였습니다. 하지만 맛비님의 경우는 0.95us가 동안 수행하였고 cycle역시 저보다 매우 적은 수준만 수행하였습니다.

 

차이가 조금이 나는게 아니라 50배정도 차이가 나서 질문드립니다. 차이가 나는 이유가 무엇을까요?

혹시 이전 수업에서 적용했던 흔적 때문일까요?

참고로 프로그램을 모두 끊고 FPGA전원을 종료한 후에 포트를 뽑고 있습니다.

답변 1

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 🙂

영상 촬영할 때 특별히 제가 한 부분은 없는데요. (영상에 모든것을 담았..)

"혹시 이전 수업에서 적용했던 흔적 때문일까요?"

이거는 아닐 것 같고요, 정말 제공해 드린 모든 코드 (수정없이) 그대로 사용했다면 보드의 컨디션 때문 같아요.

아시다시피 CPU (PS) 영역에 의해서 Cycle 이 들쭉날쭉 합니다. run 하실때마다 다른 결과를 얻으실꺼에요.

저렇게 gap 이 차이나는 이유는 저도 짐작가는 부분은 없네요.

보드는 같은거겠죠..? 하하.

즐공하세요 🙂

gobae12님의 프로필 이미지
gobae12

작성한 질문수

질문하기