이야기를 나눠요
141만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
-
FreeRTOS 프로그래밍
안녕하세요 혼자 열심히 공부하고 있는데 질문이 있습니다.
RTOS코드를 짰습니다. 문제는 UltraSoundTask에 if문을 추가하면, distance가 6혹은7로 고정이 되면서, 바로 시스템이 맛이 가게 됩니다. 이유가 뭘까요? if문 있을때 if문 없을때 soundtask 함수SR04_read 함수 제발 한 번만 도와주세요 ㅜㅜ ++테스크 세팅++모터 테스크와 디폴트 테스크+꼭 좀 도와주시면 감사하겠습니다
-
자동차 SW - UDS 진단통신 정복하기
UDS/DoIP 구현 고민 있습니다..ㅠ
안녕하세요..UDS/DoIP 를 급하게 다뤄야 하는 상황이 되서자료를 찾아보다가 인프런에 마침 좋은 강의를 개설해두신 부분이 있어서 내용을 쭉 따라가보고 있습니다.근데, 이론뿐만 아니라 UDS/DoIP 구현이 필요해서구글링/github 을 쭉 검색해봐도, 일부 존재하긴 하지만, 문서화도 잘되어 있고, 쉽게 레퍼런스 할수 있는 산출물을 아직 찾지 못했습니다.강사님은 혹시, UDS/DoIP 통신을 체험(?)해볼 수 있는 Hello, World 와 같은 산출물 알고계신 부분이 있다면 공유해주실수 있으실까요?의외로 차량 진단은 오래된 기능인데, 코드 구현물이 너무 없네요.. ㅜ.ㅜ감사합니다.
-
자동차 SW - UDS 진단통신 정복하기
진단 Use case 에 대해서
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 안녕하세요.UDS 통신에 대한 강의 잘 듣고 있습니다. 진단 통신에 대해서 궁금한 점이 있는데, 인터넷 검색을 해보면 "진단"이라는 기능이 정비소에서 테스터기를 연결하는 경우 뿐만 아니라주행중에도 진단 정보가 수집되기도 하고, 소프트웨어 업데이트 패키지 정보를 내려받기도 하고사용자의 휴대폰 또는 제조사의 진단센터(?)에서 원격으로 진단정보를 주고받기도 하는 것 같습니다.일반적인 use case 는 정비소에서 진단기 연결하는 경우로 보이는데, "주행중"에도 진단기능을 사용하는 use case 가 많은가요? 그리고 주기적으로 진단정보를 주고받기도 하나요?
-
설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
vitis를 위한 C언어 학습 방법 질문입니다.
맛비님 안녕하세요. FPGA를 학습하면서 베릴로그만 알면 될 줄 알았던 저에게 더욱 C언어를 학습의 필요성을 느끼게 되었습니다. 혹시 C언어의 어떤 과정을 배우면 될 지 추천해주실 수 있나요? C언어에 대해 아는 내용이 거의 없어서 기초부터 시작해서 고급 과정까지 나아가고 싶습니다. 너무 많은 C언어 종류도 있고 많은 다양한 수업 과정들도 있어 어떻게 접근을 하고 시작해야 할 지 감이 잡히지 않습니다.
-
설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
혹시 강의 기간을 일시 중지하거나 연장하는 것이 가능할까요 ??
안녕하세요.현재설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복) 강의를 이수 중인 수강생입니다. 수업을 듣던 중 아직 제 역량이 부족하다고 판단이 돼서, 기간 안에 강의를 이해하기 힘들지 않을까 싶습니다. 혹시 강의 제한 기간을 연장하거나 수강을 일시 중지하는 방법이 있을까요 ??
-
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
온전히 저만의 것으로 만들지 못하고 있다는 생각이 듭니다....
안녕하세요 맛비님! 공부를 하며 말로 설명하기는 어렵지만 궁금한점이 있어 글 남깁니다!!질문이 추상적이라 죄송합니다 ㅠㅠ 이미 Verilog1강의를 수강하고 FPGA도 중간 이상 수강한 상태이지만, 아직까지 저만의 공부법을 찾지 못하는 중입니다. 맛비님의 강의를 듣고, 실습코드를 실행해보고, 분석을 하는 과정을 통해 실습프로젝트를 진행했습니다만 은뭔가 온전히 제 것이 된 것 같지 않다는 생각이 꾸준히 듭니다. 물론 제 노력이 부족해서일 수도 있습니다. 하지만 음.. 새로운 시각으로 생각하는 것이 어렵게 느껴집니다. 예를 들어서카운터를 설계할 시, 디지털 신호 이외의 예상치 못한 요소(전압이 튄다던지 등) 를 제어하고자 overflow 조건을 제시한다던지다른분들 질문글 중 하나였는데 for문을 1억번 돌리면 어떨까?라는 생각으로 실습을 진행하고 SW는 23초가 걸렸는데, HW는 1초가 걸렸다라는 결과를 도출해냈다던지 위 내용을 적다보니 식견(?), 다른 관점에서 파악하는 역량이 부족하다고 생각합니다.맛비님께 답을 구하는 것이 아닌, 맛비님께서도 이러한 고민이나 경험을 해보셨는가를 듣고 싶습니다!! <세 줄 요약>교육은 들었다.먼가 식견이나 다른 관점에서 보는 역량이 부족한 것 같다.맛비님의 경험을 듣고 싶다!너무 추상적이고 긴 질문이지만 꾸준히 고민하던 질문이라 이렇게 올려봅니다...
-
설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
HDL 코드 관련 고민 질문드립니다.
안녕하세요. 현재 대학원에서 AI HW (FCL) 설계 과제를 맡게 되어, 이번 강의를 수강하게 되었습니다. 강의를 들으며 HW 연산에 대한 지식을 쌓고, AXI 동작원리나 Memory I/F 간의 메커니즘을 머리로 이해는 가능하지만, 코드를 2~3번 봤는데도 이해가 어렵고 스스로 짤 수 있을것 같다는 느낌을 받지 못하고 있습니다.대학교 시절 디지털논리회로 과목을 수강 했고, 어느정도 HDL 언어에 기초는 있지만, 그때 배운건 주로 게이트 단위의 RTL이었기에 버겁다고 느껴집니다.아무래도 맛비님의HDL 강의를 뛰어넘고 바로 FPGA를 들어서 라고 생각이 드는데,, 이런 고민을 갖고 있는다면 맛비님의 HDL강의를 듣는다면 해결될 수 있을까요 ?
-
설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
윈도우 환경에서 실행
삭제된 글입니다
-
설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
FPGA 분야 질문
안녕하세요 맛비님. 맛비님의 강의를 들으면서 더 FPGA에 대해 흥미가 생겨 관련된 진로를 하기로 결정했습니다. 하지만 막상 취업 시장에 대해서 조사를 하려니 아는 정보가 부족하여 취업 공고에 FPGA, RTL 엔지니어만 검색하니 나오는 기업이 너무 적게 나옵니다. 경력 사원을 구하는 경우가 체감 상 80~90%입니다. 신입은 거의 없다고 생각이 듭니다. 현재 FPGA 시장이 원래 신입을 선호하지 않는 것인가요?중견기업을 희망하지만 제가 찾은 일부 기업의 대부분이 중소기업이었습니다. 중소기업에 먼저 취업을 한 후 경력을 쌓은 후 이직을 하는 경우가 많나요? 아는 분야가 너무 적어서 검색하는 방법이 한정적이라는 생각도 들어 현직에서 일하시는 맛비님께서 알고 계시는 분야를 검색하여 기업을 조사하고 싶습니다. 맛비님께서 알고 계시는 다른 방법이 있나요? 잡코리아와 잡플래닛에서 찾고 있습니다. 감사합니다.
-
[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
자바 웹 서버 개발자 취준생
로봇에 관심있어앞으로 서버 개발을 하면서기계와 시스템 통신할 수 있는 방법에 대해 고민하게 될 것 같은데임베디드 개발지식이 얼마나 도움될까요?하드웨어 지식이 앞으로 가치가 높아지지 않을까요?
-
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
멘토링 2월은 언제열리나요~?
멘토링을 신청하고자 하는 수강생입니다. 1월20일/27일은 꽉차있는거 같고 2월 이후는 아직 안열린거같은데 혹시 멘토링이 현재는 운영을 안하는 것인지, 아니면 운영예정인데 아직 열리지 않은것인지 궁금합니다~!!
-
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
멘토링은 현재 운영하지 않나요??
삭제된 글입니다
-
FreeRTOS 프로그래밍
디바이스 드라이버
홍영기 강사님, 안녕하세요. 질문 사항이 있어서 문의 남깁니다. 디바이스 드라이버를 개발하는 강의, 서적, 교육, 참고 자료 등을 추천해주시면 감사하겠습니다. 일반적인 드라이버 개발 예제보다는 좀 더 실무에 가까운 교육을 수강하고 싶은데 추천해주실 만한 사항이 있는지 문의드립니다. 감사합니다.
-
시스템 소프트웨어 개발을 위한 Arm 아키텍처의 구조와 원리 - 2부 저자 직강 (2024년 버전)
중급자로 나아가기 위한 로드맵
김동현 강사님 안녕하세요. ARM 아키텍처 구조와 원리 강의를 통해서 ARM에 대해 열심히 공부하고 있는 학생입니다. 1부와 2부 강의를 통해서 쌓은 지식을 기반으로 임베디드 리눅스 분야의 중급자, 고급자로 나아가고 싶습니다. 본 ARM 아키텍처 구조 강의를 모두 수강한 뒤에 어떤 교재, 강의 등을 활용하여 어떤 방식으로 공부를 나아가면 좋을지 문의드립니다. 특히 디바이스 드라이버와 BSP에 해당하는 SDK를 개발하는 업무에 관심이 있습니다.또한, 디바이스 드라이버와 BSP에 대해 이론적으로 설명하는 교재 등은 있으나 실제적으로 어떻게 프로젝트를 적용해야할지에 대해서도 문의드립니다. 예를 들어서 말씀드리면, 스리크슈난 벤카테스와란 저자가 작성한 "임베디드 개발자를 위한 코드로 읽는 리눅스 디바이스 드라이버" 라는 책에는 다양한 디바이스 드라이버 소스코드가 나와있습니다. 이 소스코드를 프로젝트에 어떻게 적용해서 진행하는지 궁금합니다.
-
[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
STM32 Targeted Language 관련 질문입니다.
먼저, 좋은 강의를 제공해주셔서 감사합니다! 정말 뜻 깊은 시간이었고, 이해도 엄청 잘 가서 배우는게 많은 강의였습니다.강의를 모두 수강하고 나서 배운것들을 응용하여 따로 개인 프로젝트를 해보려고 하는데, STM32CubeIDE에서 새로운 프로젝트를 만들때 C로 할지 C++로 할지 선택하는게 있더군요. 제가 주로 쓰는 언어가 C++이기도 하고, 구상중인 프로젝트에 아두이노를 같이 쓰기도 해서 C++로 해볼까 하는데, 혹시 임베디드 현업에서 C++로 개발하는 경우도 있나요? 또, C++로 STM32 개인 프로젝트를 개발해보는걸 추천하시는지 여부도 궁금합니다!
-
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
진로에 대한 고민?
삭제된 글입니다
-
설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
fpga 보드관련
비용적인 문제입니다. 현재 zybo z7은 건드릴 엄두가 안나고, arty z7마저 40만원대라서 다른 보드를 찾아보려 하고 있습니다. 강의를 따라가기 위해서 필요한 보드의 스펙을 알고 싶습니다.제가 생각하고 있는 것은 zynq 7000에 bus는 16bit 이상으로 생각중인데 더 필요한 조건이 있을까요? 아니면 다른 보드는 강의에 따라가기 힘들까요?후보군으로 PYNQ-Z2, Cora Z7 등이 있습니다.
-
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복) 수강 고민
안녕하세요. 이제 4학년 막학기를 다니는 전자공학과 학생입니다. 최근에 설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)를 완강하고 복습중인데 고민이 있습니다. 많은 회사들 채용 안내를 보니 AMBA 경험을 많이 보더라구요. 학교에서는 배우지않아서 들을까하는데 학습대상이 현업 1~2년차 이상 수준 지식을 갖추신 분, HW 설계 현업자, 석박사급 지식을 소유하신 분이어서 잘 이해할수있을까 고민입니다. 사실 4학년이고 많이 공부는 해서 코드를 보면 이해는 하는데 직접 프로젝트보고 설계하려고하면 너무 막막한 수준입니다..좀더 공부하고 현업가서 수강할지 고민이네요.
-
[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
영상 후반부로 갈 수록 자막이 없는 영상들이 많습니다
영상 후반부로 갈 수록 자막이 없는 영상들이 많습니다.자막을 통해 공부하던 사람들은 힘들어요..ㅠㅠ
-
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
언어 관련 질문입니다!
안녕하세요 맛비님.취업을 목적으로 수강하고 있는 학생입니다.Verilog HDL을 사용하는 설계 관련 직무에 있어서,회사가 요구하는 역량중에 Python/Perl, C/C++등의 언어도 필요로 하는 회사가 많은 것 같습니다.추가적으로 공부를 해보려고 하는데, 어느 부분에서 저런 언어들이 사용되는지, 혹시 추천해 주실 만한 공부법이 있는지 궁금합니다.항상 좋은강의 감사합니다.