안녕하십니까?이 강의에서 BRAM 영역의 Width와 관계없이,Addr[0], Addr[1]로 표현하셨는데,이 메모리 공간의 실제 주소(절대 주소)가 어떻게 되는지 궁금합니다.예로 0x4000 0000 에 BRAM을 할당 했을때,Addr[0] :Addr[1] :각강의 주소가 어떻게 되나요?Width : 16 or 32일 때 가정해서Width와 관계없이, 무조건 1씩 증가하는 것으로 봐야 하나요?만약 VITIS에서 접근할려고 할 때, 주소를 어떻게 해야 할지 궁금합니다. 

안녕하세요 맛비님BRAM의 데이터를 Read할 때 Testbench에서 address를 1씩 증가시켜서 읽어보면 address와 read data가 동클락에 나오는 걸 방지하기 위해 r_valid로 1 cycle delay 시켜주는 것으로 이해했습니다. 하지만 주소를 생성하는 모듈 ((ex) address를 0부터 15까지 1씩 증가하면서 BRAM에 address를 보내주는 모듈) 과 BRAM을 연결해 Testbench에서 address를 1씩 증가시키지 않고 알아서 address를 BRAM으로 보내주어 시뮬레이션을 돌려보니,r_valid가 존재하지 않아도 read할 때 자동으로 1 cycle delay 미뤄줍니다. 이 이유를 혹시 아실까요?

안녕하십니까?BRAM 영역에 DPRAM을 구현하고,DPRAM의 왼쪽은 FPGA 외부와 인터페이스를 하고, 오른쪽은 FPGA 내부 PS영역에 연결하고 싶습니다.이를 위한 PIN MAPPING 방법에 대해서 알고 싶습니다.지금 영상을 보면서, DPRAM 구성을 해 보고 있는 상태입니다. 

안녕하십니까?저는 지금 Zynq7000 계열에 PS 영역에 PetaLinux를 올리려고 합니다.그리고 BRAM영역에 DPRAM을 구현하고, 이를 PetaLinux에서 접근하게 하고 싶은데요.어떻게 해야 하는지 궁금합니다.전체적인 감이 없다보니, 어떻게 시도해야 하는지 모르겠네요.대략적인 접근 방법 및 자료 소개를 부탁 드리고자 합니다.