묻고 답해요
141만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
-
해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
스크립트 질문
안녕하세요, 스크립트 에 대해 질문 있습니다. 1. 현업에서, Makefile을 작성해서 컴파일을 진행하나요? 2. 설계/검증 과정에서, 스크립트 파일의 용도가 궁금합니다. (빌드, 컴파일, 클린 이외 어떤 목적으로 작성하는지 궁금합니다.)
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
./build 실행
다운 마치고 다음단계 진행하려고 하는데 또 처음부터 막히네요... D드라이브에 설치해서 그런 걸까요...? 수업자료는 cd~/ 로 옮겼습니다. 그리고 build 실행시키려는데 안 되네요..
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
환경 setting
- 처음에 xilinx 버전을 2020.3으로 다운받았더니 edition고르는 거에서 webPACK이 없더라구요. 그래서 다시 2020.2버전 다운 받아서 똑같이 해봤는데 아래 그림처럼 됐습니다. 만약 저처럼 2020.3으로 어느정도 진행하다가 다시 2020.2로 하는 경우에는 해줘야 되는 게 있나요?
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
External Editor (Vscode) 적용 방법
안녕하세요 Vivado text editor 대신에 Vscode를 text editor로 사용하고 싶습니다. 인터넷에 검색해보면 윈도우 환경에서는 설정하는 방법이 있는거 같은데 혹시 현재 실습 환경인 리눅스 환경에서도 설정하는 법을 알 수 있을 까요??
-
해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
실습응용편 질문입니다
====== 질문 ====== 질문이 좋았는데, 사라져서 대신 남깁니다. :) 1. Resistering count 부분을 꼭 작성해야 하나요? Resistering count가 없어도 Core 에서 i_num_cnt에 따라서 카운트 되도록 표현 가능하지 않나요? 2. 카운트 변수를 초기화 시킬때 reset_n 으로 하는게 정석 같지만 i_run 신호로 해도 괜찮은건가요?
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
D drive 에 설치하기
Tool 설치시 C drive 의 용량이 부족하다면! D drive 에 설치하시면 됩니다. (하지만 D drive 가 없다면..;;;; 죄송합니다.) 방법은 path 만 D drive 로 잡아주시면 됩니다. WSL terminal 에서 cd /mnt/d # "d" drive path 만약에 성공적으로 들어가 지신다면, install path 를 /mnt/d/tools/Xilinx 이렇게 해서 진행하시면 됩니다.
-
해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
FSM 실습편에서 질문
맛비님 강의 FSM 실습편에서 궁금한점이 있어 질문드립니다 #10 @(posedge clk); $display("Start! [%d]", $time); i_run = 1; @(posedge clk); i_run = 0; 테스트벤치에서 initial begin 안에 이런 구문이 등장하는데 @(posedge clk) 뜻이 뭔가요 @를 보니 always @(posedge clk)이 생각나는데 제가 알기로는 initial 구문안에 always를 쓸 수 없다고 알고 있었거근요 @(posedge clk)는 always @(posedge clk)에서 always 만을 없앤 것인가요? 아니면 다른 어떤 의미가 있는 것인가요?
-
해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
베릴로그 문법 관련 책 질문
맛비님 전에 유튜브 영상에서 방학동안 공부하는 베릴로그 문법 공부책으로 한국어판 VERILOG HDL 디지털 설계와 합성의 길잡이 를 추천해주셨습니다. 교보문고에 검색해보니 품절이라는 표시가 나오는데 혹시 다른 책을 추천 받을 수 있을까요? 마치 C언어 문법을 가르쳐 주듯이 베릴로그의 문법만을 다루는 책이 있을까요?
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
fsm 실습응용편
혹시 에러나는 부분이 always 첫문장에 nstate=idle때문에 is_done이 0이 될때를 명시하지 않으면 state가 idle로 가기 때문에 문제가 되는거로 이해했는데 혹시 맞나요?