hypervisor 위에 두개의 다른 guest os가 있다면, 그때, 각 guest os에서 서로 다른 app이 실행되는데 어떤 메커니즘으로 서로의 app은 inter process communication이 가능한가요?그리고 inter process communication에서 대표적인 model이 공유 메모리 이용, message passing이 있다고 하는데, 두 방법 모두 사용 가능한지도 궁금합니다.감사합니다.

안녕하세요 강의를 정말 잘 듣고 있습니다!!메모리 맵드 I/O에 대해 궁금한게 있어서 질문을 남깁니다.강의 내용 중 메모리 맵드 I/O 된 영역은 device memory라고 말씀을 하시면서 메모리 맵드 I/O가 된 경우 ldr str와 같은 명령어에 의해 그 영역에 값을쓰면 그와 연결된 포트를 통해 I/O장치 또는 레지스터에 값이 쓰여진다라고 말씀을 하셨는데요, 그러면 mcr mrc msr mrs와 같은 명령어를 통해 레지스터에 값을 써야 하는 것들은 메모리 맵드 I/O가 아닌건가요? 메모리 맵드 I/O된 것들은 전부 ldr str과 같은 명령어를 사용하여 값을 읽고 쓸 수 있는건가요??? 추가로 궁금한것이, 제가 잘못 알고있는것일 수도 있지만, 임베디드 레시피라는 책에 보면 메모리 맵드 I/O 같은 경우 Register 크기 만큼씩 Access 가능하다고 나와있습니다. 그렇다면 memory mapped I/O된 영역에 레지스터 크기가 4바이트인데 strb 또는 strh와 같은 명령어를 통해 read를 하면 에러가 난다고 이해하면 될까요??? 만약에 strb strh와 같은 명령어를 통해 에러가 발생한다면 그때 발생하건 exception인가요 아니면 그냥 ignore 되는건가요??? 

안녕하세요, 선생님 시스템 소프트웨어의 개발의 모든 것 강의에 이어서 이번 강의도 정말 잘 보았습니다. 강의 내용과, 강의 소개란에 보면"둘째, 캐시의 구조를 잘 알면 캐시 히트를 활용한 캐시의 친화적인 코드를 작성할 수 있습니다. 예를 들어, 자주 사용되는 루틴은 특정 CPU 코어에서만 실행되도록 설계할 수 있습니다." 라는 문구가 잘 이해가 안되어 질문 드립니다.실무에서 어떤 상황에 캐시 친하적인 코드를 실제로 작성하게 되는지, 자주 사용되는 루틴은 어떤 것이 있고 어떤 업무(?)를 주로 맡았을 때 저런 개발을 하게 되는지 궁금합니다.가능하시다면 조금 더 구체적인 사례를 선생님께 듣고 싶습니다.미리 감사드립니다

안녕하세요! 강의 정말 잘 듣고 있습니다.궁금한 사항이 있어 문의 남깁니다. 강의 중간에 "EL1의 guest OS가 처리해야하는 irq를 Hypervisor에서 hooking을 해서 처리하게 할 수 있다" 라고 하셨는데요, EL1의 irq라는게 무슨 뜻인가요??? 제가 이해하기로는 EL1에서 코드가 수행하고 있을때 irq가 발생하는걸 뜻하느거 같습니다. 제가 이해한게 맞나요??아니면 irq마다 EL1 irq EL2 irq와 같이 처리해야하는 EL이 정해져있나요???

안녕하세요! 수업 정말 잘 듣고 있습니다.1부는 강의 자료가 제공이 됐는데(1장에서 6장까지의 내용), 2부에서부터는 강의 자료가 제공 되지 않는것 같은데요, 혹시 강의 자료가 제공이 안되나요??? 아니면 제가 강의 자료의 위치를 못 찾은 걸까요???

안녕하세요? 재미있게 강의를 듣고 있는 수강생입니다. 강의에서 보여주신 Flow에서 어느 부분이 HW 적으로 처리되고 어느 부분이 SW 적으로 처리되는지 여부가 불분명 되지 않아 질문드립니다. 1) Exception에 의해 Mode 전환이 되는 경우, Exception발생시 C/SPSR간 Copy는 HW적으로 되지만, 실제 Mode 전환은 CPSR의 Mode Bit 설정에 의해 이루어질 것으로 생각됩니다. 이 과정에서 "CPSR.M = 0x12" 이 부분은 ARM이 자동으로 해줘야할 것으로 생각되는데 맞는지요?2) ISR에서 SPSRs이나 R14_s 등을 백업해야해 둬야하는 이유가 명확하지 않아 질문을 드립니다. Link Register인 R14의 경우에는 ISR에서 함수 호출이 있을 경우 변경이 생길 수 있어 후에 Return을 위해 백업을 해두어야할 것 같은데, SPSR은 Exception 발생시에만 HW가 자동으로 Copy하기 때문에 굳이 백업이 필요한가라는 생각이 듭니다. 2-1) 혹시 모를 SW Bug에 의한 Corruption에 대한 대응책인지요? 2-2) 그렇다면 이 Register가 Read-Only가 아니라는 것인데, 이 Register를 SW가 조작해야하는 Case가 있는지요? 없다면 아예 bug 방지를 위해 Read-Onlly로 만드는 편이 좋을 것 같은 생각이 들어 질문드립니다.  3) 복귀시에 전환 Mode에서 원 Mode로의 복귀는 CPSR.M이 원 모드로 설정이 되어야할 것 같은데, SPSR_irq.M=0x13으로 원복하는 것만 있어서 질문드립니다. MOVS PC R14_irq를 하면 ARM이 SPSR_irq.M의 원복된 내용을 CPSR로 자동으로 Copy를 해주는 것인지요? 감사합니다.

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 강사님, 안녕하세요! 아래의 내용은 강사님께서 다른 분의 질문에 답변 해주신 부분인데 이해가 안되서 질문 남깁니다.(1)번을 처리하고 난 후, (2)(3)번을 한번에 페치하여 처리할 것을 짐작할 수 있겠죠. 그렇기에 (2)번 라인을 실행할 때는 페치를 건너뛸 것(쉬고 간다는 뜻)을 예상할 수 있을 겁니다.(1)thumb2 명령어(32비트 명령어)(2)thumb 명령어(16비트 명령어)(3)thumb 명령어(16비트 명령어)(4)thumb2 명령어(32비트 명령어)cortex-m4에서 명령어 fetch 단위가 32bit인가요?파이프라인 구조에서 1 clock마다 메모리에서 32bit를 fetch 하는 게 맞나요?2-1. 이때 16bit thumb2 명령어 2개라면 각각의 명령어가 decode → execute가 진행되는건가요?위 답변에서 (1)번 라인을 실행(즉, (2)번 라인을 decode))할 때 페치를 건너 뛰는게 아닌가요?답변 부탁드립니다. 

ISB배리어에 대해 학습을 하면서 제가 생각했을 때는 이해가 잘되지 않은 부분이 있어 질문을 드립니다. 제가 이해한 ISB배리어의 사용 이유는 다음과 같습니다.명령어는 파이프라인을 통해 페치, 디코드, 실행을 단계를 걸쳐 병렬적으로 실행된다.ISB 배리어는 시스템 레지스터를 설정한 후에 주로 사용된다.그 이유는 시스템 레지스터을 설정한 명령어가 실행되기 전에 페치된 명령어에서 잘못 설정된 시스템 레지스터 설정 값을 읽을 수 있기 때문에파이프라인에서 플러시를 통해 비우고 시스템 레지스터를 설정하는 명령어가 실행단계까지 완료된 다음에 다음 명령어를 페치를 한다. 그리고 여기서 생긴 의문은 그렇다면 굳이 시스템 레지스터가 아니라 노멀 레지스터를 읽고 쓸 때도 이런 문제가 생길테니 ISB 명령어를 사용해야하는가? 입니다. 위 글에서 부족한 부분이 있다면 그 부분에 대해서도 설명해주시면 감사하겠습니다.

안녕하세요.강의 자료와 관련된 질문이 있어 문의드립니다. 교안 파일을 열었을 때, 아래와 같이 글씨가 점으로 나타나는 현상이 있습니다.확인 부탁드립니다.감사합니다.

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 강사님 안녕하세요? 위의 질문과 유사하지만 더 명확하게 하고 싶어 질문 남깁니다. 강의에서 CORTEX-M 시리즈는 명령어를 항상 32bit 단위로 fetch. 여기서 1)명령어가 Thumb-2 32bit이면 명령어 1개가 실행. 2)명령어가 Thumb or Thumb-2 16bit 명령이면 명령어 2개가 동시에(순차적으로) 실행. 제가 이해한게 맞을까요?3)32bit 단위로 fetch하니깐 PC 레지스터의 값은 항상 4씩 증가하나요? 감사합니다.  

안녕하세요. 익셉션 벡터 테이블에서 Current Exception Level이 어떤 경우에는 EL1이 되고 EL3가 되는지 궁금합니다. 예를 들면, 시큐어 모니터가 포함된 시스템에서는 무조건 Current Exception Level이 EL3로 설정되는 것인지 입니다.

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 꼼꼼한 강의에 항상 감사드립니다!강의 중에 lr 레지스터에 저장된 값의 LSB가 1이면 Thumb 명령어라고 하셨는데 Thumb2 명령어는 따로 구분하는게 있나요?

Debug를 하고 처음 Disassembly 창을 열면 정상적으로 코드들이 보이지만 여기서 추가로 Debug나 Terminate And Relaunch를 하게 되면 아래 그림과 같이 No debug context라고 뜨면서 코드들이 보이지 않습니다. 이를 해결하는 방법이 있을까요?

안녕하세요, 강의 자료 pdf 어디서 다운로드 받을수있을까요? 아직 업로드가 안된거라면 언제쯤 업로드가될까요. 감사합니다.

안녕하세요.익셉션 모델을 이용해서 하이퍼바이저를 구현하는 방식말고 다른 방법,모델로 하이퍼바이저를 구현하는 방법이 더 있는지 문의드립니다.익셉션 모델을 이용해서 하이퍼바이저를 구현한다라는 포괄적인 의미가 잘 이해되지 않아서 이런 질문이 발생한 것 같습니다.감사합니다.

다음 두가지중에 어떤 것이 맞는지 문의드립니다.1. wfe, wfi, hvc를 이용해서 guest exit을 했을때 익셉션이 발생하면 synchronous 익셉션 주소로 분기2. wfe, wfi, hvc를 이용해서 guest exit을 하면 무조건 synchronous 익셉션 주소로 분기 

안녕하세요. 강의 내용을 다음과 같이 이해했는데 맞는지 문의드립니다.  "현재 하이퍼바이저 모드(EL2)가 동작하는 시스템인데, 게스트 OS 커널(EL1)에서 Synchronous 익셉션이 발생하면 VBAR_EL2 + 0x400 으로 PC를 설정한다" 감사합니다.

안녕하세요.HVC, TWI, TWE 명령어에서 각각의 용도 및 차이점이 궁금합니다. 즉 어떤 상황에서 HVC, TWI, TWE가 사용하도록 권장되는지 궁금합니다.감사합니다.

GPIOG 의 레지스터 주소를 알기 위해서 Technical Reference Manual 문서 : RM0090 문서를 사용하셨는데 해당 문서는 STM32F429 뿐만 아니라 STM32F407에도 사용가능한가요? 감사합니다 현정호 드림

위에서 SP레지스터의 값과 오프셋을 더한 주소에 있는 값을 기준으로 레지스터에 저장한다고 되어 있는데그림을 확인하면 SP레지스터의 값을 기준으로 레지스터에 저장한 후에 SP 레지스터의 값을 업데이트하는 것으로 보입니다.둘 중 어느 것이 맞는 건가요?