묻고 답해요
150만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
순위 정보를
불러오고 있어요
-
미해결FreeRTOS 프로그래밍
포팅 서비스 부탁드립니다
-------------------------------------------------- 사용하고 싶은 ST 보드명:F407 disco - 사용하시는 컴파일러(stm32cubeide) 버젼: 1.18.0 - 기타: 감사합니다 -----------------------------------------------
-
미해결FreeRTOS 프로그래밍
Task 의 Stack 메모리 영역 설명 부분 질문 드립니다.
대상 강의: '태스크 스택의 크기를 결정하기'재생 위치: 1:50 Q. Task Stack 동적 메모리 할당을 Heap 영역으로, 정적 메모리 할당을 bss 영역으로 설명해주셨는데요. 이게 Build Option (configSUPPORT_DYNAMIC/STATIC) 기준으로 설명해주신 건가요?
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
HW IP를 활성화 시키는 Vitis의 C코딩에 대한 질문
안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) 안녕하세요 맛비님, 훌륭한 강의 정말 잘 듣고 있습니다. 다만 강의를 공부하던 중, 궁금한 부분이 생겨 질문 남기게 되었습니다. 답변 해주시면 정말 감사하겠습니다.ARM과 같은 MCU 기반으로, HW 영역을 제어하는 설계를 펌웨어 설계로 알고 있습니다. 그렇다면, Vitis에서 C 코딩을 통해 PL 영역의 HW IP를 활성화 시키는 것 역시 ARM 기반 펌웨어 설계라고 보면 될까요? 그리고, 마지막 강의에서 진행한 FCL 가속기에 사용되는 C 코딩(FCL 연산을 활성화 시키는) 역시 ARM 펌웨어 설계라고 보면 될까요? 훌륭한 강의 정말 감사드립니다. 답변 해주시면 정말 감사하겠습니다!!
-
해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
hello world 적용문제(vi, gedit 모두)
안녕하세요 🙂[1. 질문 챕터] : [HDL 0장] Hello World 프로그램 (맛비 세계에 오신 것을 환영합니다.) 3분 30초경[2. 질문 내용] : vi, gedit 두 가지방법으로 모두 시도해보았습니다.기존에 적혀있던 hello matbi's world 를 hello world 로 적은 후, esc -> :wq 했습니다.(vi) 하지만 출력은 계속 기존 메세지로 나오네요. .v 파일에 제가 수정한 내용이 적용이 안된 것 같습니다. vi 내용입니다.해당 내용 esc -> :wq 후에finish에는 ; 없는거 수정했습니다.빌드내용입니다. 아래쪽 보시면 [INFO] hello Matbi's world 가 나오고있네요[3. 시도했던 내용, 그렇게 생각하는 이유] : vi 입력 후 다른 화면으로 넘어가는데 그 중간 절차가 궁금합니다.
-
해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
./ build 시에 Permission denied 발생
안녕하세요 🙂[1. 질문 챕터] : 섹션2. 제공하는 실습파일 및 실행 환경에 대해 알아보아요 (약 2분 경)[2. 질문 내용] : [3. 시도했던 내용, 그렇게 생각하는 이유] : 설치영상(22버전)과 참고하라고 기재하신https://www.inflearn.com/community/questions/755175/%EC%A0%9C%EA%B0%80-%EB%B3%B4%EB%A0%A4%EA%B3%A0-%EB%A7%8C%EB%93%A0-vivado-2022-02-%EA%B7%B8%EB%A6%AC%EA%B3%A0-ubuntu-22-04-%EC%84%A4%EC%B9%98-%EC%A0%84%EB%B6%80-%EC%B5%9C%EC%8B%A0-%EB%B2%84%EC%A0%84%EC%9C%BC%EB%A1%9C-flow링크보고 설치했습니다. 그 후에, 해당 강의를 따라가던 도중 ./build 를 실행했는데 사진과 같이 Permission denied 가 발생하네요. 해결법 알려주시면 감사하겠습니다.
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
chomd 명령어 안됨
Command 'chomd' not found, did you mean: command 'chmod' from deb coreutils (8.30-3ubuntu2)Try: sudo apt install <deb name>(질문) deb name을 뭘로 해야하는지요? 안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
보드 인식 불가, 시리얼 번호 인식 문제
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 안녕하세요. 질문글과 유튜브에 있는 방법을 다 해보았는데 실행에 어려움을 겪고 있어 문의 남깁니다. 실행환경 :윈도우 11, i5-8250U, 16gb ram, 256ssd증상 : 아래와 같이 보드를 인식하지 못하여 실행에 문제를 겪고 있습니다.강의질문과 참고된 유튜브에 있는 영상의 가이드를 따라 하였지만 여전히 보드 인식에 문제가 있습니다.아래와 같이 결국 장치를 인식하지 못하여 실행에 실패합니다.STMicroelectronics ST-LINK GDB server. Version 5.9.1Copyright (c) 2021, STMicroelectronics. All rights reserved.Starting server with the following options: Persistent Mode : Disabled Logging Level : 1 Listen Port Number : 61234 Status Refresh Delay : 15s Verbose Mode : Disabled SWD Debug : Enabled InitWhile : EnabledTarget no device foundError in initializing ST-LINK device.Reason: No device found on target.시도한 것들 : 가이드 나온거 처럼 1.15 버전의 로그인하여 의존성 다운로드, ST-LINK 업데이트에는 성공하였습니다.장치관리자에서 정상적으로 인식하는 것도 확인하였습니다. 또한 ST-LINK 에서 시리얼 번호가 잘못인식되는 경우가 있는데 해당 경우때문에 오류가 되는거 같습니다.위와 같이 장치를 연결하면 시리얼 번호가 E12312~ 이런식으로 시리얼번호가 떠야하는데 2 라고 뜨는 것이 문제가 있는거 같습니다.여러번 뺏다끼면, 시리얼번호를 정상적으로 인식하는데 IDE 상에서는 2 라고 읽어 해당문제가 아닌지 하는 생각이 듭니다. ST-LINK Utility 로 조회해보면 타겟을 찾을 수 없다며 접속불가가 뜹니다.Programmer 라는 툴을 이용해 조회해봤는데도, 여전히 시리얼 번호가 2라고 뜨는 문제가 있는거 같습니다.
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Linux 커널 업데이트 패키지 다운로드 오류
Verilog HDL Season 1 (Clock부터 Internal Memory까지) 강좌에서섹션 2 실습을 위한 무료 환경 Setup(2강) 4분 55초 쯤 Linux 커널 업데이트 패키지 부분에서 다운로드가 진행되지 않아서 질문 드렸습니다! 설치 영상에 따르면 프롬프트에서 에러가 나온 뒤에Windows 기능 켜기/끄기에서 "Hyper-V", "Linux 용 Windows 하위 시스템", "가상 머신 플랫폼"을 체크한 뒤에 "x64 머신용 최신 WSL2 Linux 커널 업데이트 패키지"를 다운로드 받은 후에 재부팅하면 Ubuntu가 정상적으로 작동하였습니다. 하지만 저는 먼저 처음 Ubuntu를 실행했을 때이렇게 에러 설명 부분에 물음표("?") 모양이 많이 나오고 x64 머신용 최신 WSL2 Linux 커널 업데이트 패키지를 다운로드 할 때에도 이러한 창이 나타납니다. 위 현상은 Windows 기능 켜기/끄기에 3가지 항목 모두 체크한 상태에서 재부팅을 하고 난 뒤에 발생했습니다(가상 머신 플랫폼은 Virtual Machine Platform와 같다고 생각했습니다)혹시나 제가 잘못 건드린 부분이 있을까하여 컴퓨터를 포맷을 한 뒤에 다시 실행했는데도 똑같았고, Ubuntu를 다른 버전으로 시도해보았으나 모두 똑같은 현상이 발생했습니다. 혹시 제가 어디서 잘못했는지, 놓친 부분이 있는지 알 수 있을까요?
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
케이블 하나 없어요
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.고추건조기랑 st link 관련 제품을 구입했는데 실험 과정 중 st link랑 usb랑 연결하는 케이블 이 하나가 없습니다. 왜 없는지랑 어떻게 구입하는지 설명해주시면 감사하겠습니다.
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
axi4 인터페이스?
안녕하세요 🙂[1. 질문 챕터] : 12장의 2분 19초..에서 왼쪽 아래 아키텍쳐에서 지금까지 공부해오면서 의문점이 드는게 있습니다. axi4 라이트 인터페이스가 myip 내부 axi 까지 포함해서 말씀하신것인가요?[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================
-
미해결자동차 SW - UDS 진단통신 정복하기
S3 Timer & P2 Timer 질문
안녕하세요, 강의 수강 중, s3 Timer & p2 Timer 관련해서 궁금점이 생겨서 질문 남기게 되었습니다. S3 Timer 관련해서 S3 Client에서도 Timeout이 있는 것으로 아는데, 만약 S3 Client Timeout이 존재한다면 그 개념(의미)이 궁금하고, S3 Client timeout 시간 설정이 어떻게 되는지 (몇초 인지) 궁금하네요. (Tester Present(0x3E) Service를 보낸 후, Server로 부터 S3 Client Timeout 시간 만큼 응답이 없다면 Timeout이 되는 시간을 의미하는 것인가요?) P2 Timer 관련해서 P2 Client, P2*Client 시간 만큼 기다렸는데도 Server로부터 응답이 없다면 P2/P2* Client 관련 Timeout Error로 처리한다고 이해했습니다. 그러나, 궁금한 점은 P2 Server, P2*Server 도 Timeout 시간이 있을 텐데(없는걸까요?), 그 시간 안에 Server가 대답하지 않으면 P2/P2* Client Timeout 발생하기 이전에 P2/P2* Server Timeout이 먼저 발생하지 않나요?항상 좋은 강의를 통해 많은 것을 배워가고 있습니다.감사합니다!
-
미해결[AUTOSAR] 신입사원에게 들려주는 AUTOSAR기초 개념 완성
SWC에서 TCPIP BSW의 기능을 이용하려면 Port를 추가해야하나요?
SWC를 만들고 TCPIP 모듈의 기능을 이용해서 외부와 통신해야 하는데요.BSW TCPIP 모듈에 Port를 추가해야만 SWC에서 TCPIP의 기능을 이용할 수 있나요?TCPIP는 ComM에 보니까 Interface가 없는거 같아서요..
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
14장 출력 cycle의 latency관련 질문
14장에서 시뮬레이션을 했을 때 o_power_of 8과 i_value의 파형을 비교해보면 latency가 3cycle이 아니라 2.5cycle로 나오는데 왜 그런지 궁금합니다
-
해결됨디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
수강기한
이벤트를 통해 수강기한을 무제한으로 연장 할 수 있다고 하셨는데, 어디서 해당 이벤트를 확인 할 수 있을까요?
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
verilog 동작 타이밍 관련 질문입니다.
안녕하세요 🙂 위의 그림에서 verilog always 동작시점은 S_AXI_ACLK posedge 시점에서 3개의 always 문이 동시에 실행되는 것 같습니다. S_AXI_ACLK posedge 시점의 변수값이 axi_awready = 0, axi_wready = 0, S_AXI_WVALID = 1, S_AXI_AWVALID = 1 이고, assign slv_reg_wren = axi_wready && S_AXI_WVALID && axi_awready && S_AXI_AWVALID;slv_reg_wren = 0 입니다. 이러한 경우에서 if (slv_reg_wren) 조건은 0 이 되고, S_AXI_ACLK posedge 동작과정에서 slv_reg_wren = 1 로 바뀌게 됩니다. 그렇다면 if (slv_reg_wren) 조건이 S_AXI_ACLK posedge 순간에는 0 이고, S_AXI_ACLK posedge 처리과정에서 if (slv_reg_wren) 조건이 1 이 되는데 같은 클락에 if (slv_reg_wren) 조건이 동작하는지 궁금합니다. 정리하면if (slv_reg_wren) 조건이 S_AXI_ACLK posedge 순간에는 0이고, 처리과정에서 1이 되는데,S_AXI_ACLK posedge 처리 전체과정이 완료되면 if (slv_reg_wren) 조건이 실행이 되는지 않되는지 궁금합다. 좋은 강의 감사합니다.
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
st link
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요안녕하세요 지금까지 잘 따라하고 있었는데 갑자기 stlink연결에 문제가 생겨서요ㅠ 장치관리자에서도 잘 인식하는데 디버깅만 하면 펌웨어 업데이트 하라고 하는데 예전 게시물이랑 구글링에 나온 방법으로도 해봤는데 도무지 해결이 안되어서요 ㅠ .. 혹시 빵판 연결을 제대로 못해서 그런가 싶어서 다 분해해놨는데도 여전히 st link 펌웨어 업데이트 오류가 떠요..! .
-
미해결설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
xilinx dma ip와 차이점 질문
안녕하세요 🙂Xilinx에서는 아래 그림과 같이 DMA ip를 제공하고 있습니다.이걸 사용하는 것과 본 강의에서 Mem copy ip를 설계하는 것과 어떤 차이가 있는 건지 궁금합니다.
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
memory 자동 설정되는 부분 관련하여...질문있습니다.
10장 강의 내용 따라하다가 address editor부분에서 강의 내용에는 0x43c0_0000 , 64k ... 자동으로 할당되는것 같은데(밑에 라인도 같습니다.) 그런데 저는 0x4000_0000, 4k로 자동 설정되서 나옵니다. 그래서 매번 수정해줘야 하는데, 강의 내용대로 자동으로 설정되서 나오게 하는 방법 있나요?
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
9장 터미널에서 메뉴가 안보여요
안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================다 똑같이 따라했는데 run as ->launch hardware에서 마지막 터미널에서 위와 같이 나옵니다.... 포트도 다 맞는데 왜그럴까요?
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
Retiming 관련 질문입니다.
[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) 안녕하세요 맛비님, 훌륭한 강의 정말 잘 듣고 있습니다. 다만 강의를 듣던 중, 헷갈리는 부분이 생겨 질문 남기게 되었습니다. 답변 해주시면 정말 감사하겠습니다. FPGA 22장 21분 쯤 Retiming에 관해 설명해주셨는데, 이 부분에서 중간에 F/F를 추가함으로써 timing violation을 해결하는 과정을 Retiming이라고 하셨습니다. 그런데 Retiming에 대해 공부를 하던 중, Retiming은 레지스터의 위치를 변경시키는 방법이고, 레지스터를 추가시키는 것은 pipielining이라는 글을 보게 되었습니다. 맛비님께서 설명해주신 것처럼 F/F을 추가하여도 Retiming인지 여쭈어 보고 싶습니다.훌륭한 강의 정말 감사합니다. 답변해 주시면 감사하겠습니다.
주간 인기글
순위 정보를
불러오고 있어요