설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
1억^8을 실제로 해 봤습니다.
연산 규모가 늘어날수록 HW/SW의 격차는 어마무시해진다고 맛비님이 강의에서 말씀하셨죠.
얼마나 어마무시해질지 궁금해서, for문의 마지막에 정말로 1억을 넣고 시뮬레이션을 돌렸습니다. 그러니까 연산의 마지막에는 1억의 8제곱을 계산한 것입니다.
결과는 아래와 같습니다.
- SW(C 코드): 23초
- HW(Verilog): 1초(시뮬레이션상 시간)
23배라는 차이를 보였습니다.
실험 결과를 공유하고 HW의 유용함을 알리기 위해 이 글을 적었습니다!
