안녕하세요, 맛비님. 수업 너무 잘 듣고 있습니다.
저는 석사 학생으로서 FPGA를 통해 ADC를 구동해야 하는 상황에 놓여 있습니다.
그래서 CLK를 FPGA의 PS에서 쏴주고 FPGA PL에서 ADC Control을 한 뒤,
ADC에서 나온 신호들을 VITIS를 통해 받는 그런 과정을 하려고 합니다.
계획은 이렇지만 사실 어떻게 해야 할 지 전혀 모르겠습니다.
지금은 맛비님 수업을 듣고 사용해야 할 ADC Datasheet를 읽고 있는데 제가 지금 하고 있는 것이 맞는 지, 그리고 앞으로 어떻게 해야 하는지? 코드는 어떤 식으로 작성해야 하는지 감이 잡혀지지 않아 이렇게 글 올립니다.
항상 좋은 수업 감사합니다.
안녕하세요 🙂
PS <-> PL 의 data 전송은 AXI 를 통해서 진행이 되는데요.
해당 강의에서는 AXI4-Lite 만 사용했는데, 속도가 충분치 않다면, AXI4 를 사용하셔야 할 것 같아요.
Verilog S2 에서 다루지만.. 난이도가 현업 수준이라 높아서, 추천드리기는 어려운데요.
말로는 간단한데, 시간이 걸리실 것 같아 보이네요.
datasheet 는 필요한 부분만 캐치하면 되는데, 당연히 보시긴 해야할 것 같아요.
답글
leeug13
2025.01.11답변 감사합니다.
속도가 빠를 필요가 없어서 AXI4-Lite만 이용해도 되지 않을까? 하는 생각이 듭니다.
(adc clk 속도는 최대 8MHz 샘플링 속도는 약 38k SPS입니다. 고해상도 저속 adc입니다.)
생각해보니 pl에서 할 점은 그저 axi4-lite를 통해 vitis에서 보내는 신호를 adc로 보내고, adc에서 보내는 신호를 받는 역할만 하면 될 거 같다는 생각이 듭니다. 이렇게 하는 게 맞을지 모르겠네요 ㅜㅜ (살짝 9장의 led 점등의 심화과정 정도라 생각하고 있습니다..)
설계독학맛비
2025.01.11속도가 그렇게 해서 충분하다면, 가능해보여요.
해보는거죠 ㅎㅎ 안되면 왜 안되는지 찾는거고, 즐공하세요!