회로 설정은 맞게 한 거 같은데 mosfet에 대한 정보가 뜨진 않네요. 환경설정 오류일까요? 설정도 잘 맞게 한 것 같은데

안녕하세요. 아날로그 회로 Trade -OFF 강의를 수강하다 헷갈리는 점이 있어 질문드립니다. Trade OFF 두번쨰 그림에서 Supply Voltage와 Voltage Swing이 Trade OFF 관계에 있다고 말씀주시고, 그림도 그렇게 그려져 있는것으로 보이는데요.  다만 세부 설명에서는 Vdd가 커지면 Voltage Swing의 범위가 커져 그만큼 Swing 마진 범위가 커져 Sat. mode로 동작할 수 있는 동작점이 잘 잡혀져 있다 라고 설명주셨습니다.  그렇다면 Vdd가 커지면 Voltage Swing도 커지는 같이 좋아지는 방향인데 Trade off 관계라고 표현하신게 이해가 안되어서 질문드립니다! 저는 Trade off라 하면 하나를 취득하면 하나는 더 나빠지거나 버려야하는 관계로 이해하고 있는데, 전체 시스템 관점에서 Vdd는 작은걸 쓰는게 Power 관점에서 좋아서 그렇게 표현하신건지 궁금합니다.

안녕하세요 강사님 영상을 보면서 똑같이 따라했는데 cmomn, cmosp가 나오질 않습니다. 파일에 넣은곳에서도 찾아봤는데도 없네요  

설정 다하고 tsmc 다운까지 받았는데 여기서 같은 설정 선택이 안 나오네요 이전에 설정하는 것부터 알려주세요

C:\Users\ajy54\Documents\LTspice\BIAS_GENERATOR\TEST_BGR.net(4): This model has multiple definitions. (Note: If you wish to allow this, add ".OPTIONS ALLOW_AMBIGUOUS_MODELS" to your netlist.)Q11 VDD_TEST VDD_TEST VSS 0 NPN이런식으로 모든 BJT에 대해서 에러가 뜹니다괄호 안의 ".OPTIONS ALLOW_AMBIGUOUS_MODELS" 를 .t로 추가하면 시뮬레이션은 돌아가지만 10:40 의 그래프와 개형도 다르고 아래처럼 전류값도 다르게 나옵니다제가 직접 회로를 구성했을때 이런 에러가 떠서 올려주신 TEST_BGR 파일로 시뮬레이션 돌려봤는데 똑같은 에러가 뜬 상황입니다.라이브러리 설정이 잘못된 걸까요? 해결 방법 알려주시면 감사드리겠습니다! 

아날로그 회로의 Trade-off, Compensation 기법 적용하기 강의에서 삼코치님 목소리가 배속으로 들리는데 오류인지 질문드립니다.

삼코치님 안녕하세요. 영상을 보다가 궁금한 사항이 있어서 질문드립니다.영상에서 메모리 제품 검증에서 FPGA를 활용한다고 하셨는데, 이게 삼성 DS 직무 중 회로 설계 또는 평가 및 분석 중 어느 부서에 해당되는 업무일까요? 제가 JD를 유심히 보았는데도, 해당 업무 내용 찾지 못해서.. 답변주시면 감사하겠습니다!

BGR 회로의 low-voltage Reference 개선해보기 강의에서R5의 저항 변수를 BGR_RES로 설정하고 스윕했을 때 1.38V에 가까운 저항값을 어떻게 알 수 있나요?영상 15분 16초 내용 입니다!1.38V에 가까운 저항 값이 무엇인지 나오게(?)하는 방법이 있나요? 아니면 범위를 좁혀 나가서 구해야하나요?