์ธํ”„๋Ÿฐ ์˜๋ฌธ ๋ธŒ๋žœ๋“œ ๋กœ๊ณ 
์ธํ”„๋Ÿฐ ์˜๋ฌธ ๋ธŒ๋žœ๋“œ ๋กœ๊ณ 
์ฑ„๋„ํ†ก ์•„์ด์ฝ˜

Verilog FPGA Program 5 (LVDS/Serdes, HIL-A35T)

FPGA์—์„œ LVDS(Serdes)๋ฅผ ๊ตฌํ˜„ํ•ฉ๋‹ˆ๋‹ค.

์ค‘๊ธ‰์ž๋ฅผ ์œ„ํ•ด ์ค€๋น„ํ•œ
[๋ฐ˜๋„์ฒด, ์ž„๋ฒ ๋””๋“œ ยท IoT] ๊ฐ•์˜์ž…๋‹ˆ๋‹ค.

์ด๋Ÿฐ ๊ฑธ ๋ฐฐ์šธ ์ˆ˜ ์žˆ์–ด์š”

  • LVDS ๊ตฌํ˜„

  • Serdes ๊ตฌํ˜„

20๋…„ ์ด์ƒ ๊ฒฝ๋ ฅ์ž๊ฐ€ ์•Œ๋ ค์ฃผ๋Š” FPGA ์„ค๊ณ„ ๐Ÿ“‘

Verilog HDL์€ FPGA Program ์–ธ์–ด์ž…๋‹ˆ๋‹ค. FPGA ๋ฟ๋งŒ ์•„๋‹ˆ๋ผ ASIC๋„ ๋งŒ๋“ค ์ˆ˜ ์žˆ์–ด์š”. Verilog์— ๊ด€์‹ฌ์ด ์žˆ๊ฑฐ๋‚˜ ํ˜„์—…์—์„œ ์Šคํ‚ฌ ์—…์„ ํ•˜๊ณ  ์‹ถ์€ ๊ฐœ๋ฐœ์ž ๋ถ„๋“ค์ด ๋งŽ์ด ์žˆ์Šต๋‹ˆ๋‹ค.

๊ทธ๋Ÿฌ๋‚˜ Verilog, FPGA๋Š” ๋งค์šฐ ํŠน์ˆ˜ํ•œ ๋ถ„์•ผ์—ฌ์„œ ์ž์„ธํžˆ ์„ค๋ช…๋˜์–ด ์žˆ๋Š” ๊ฐ•์˜๋ฅผ ์ฐพ๋Š” ๊ฑด ๋งค์šฐ ์–ด๋ ต์Šต๋‹ˆ๋‹ค. FPGA ์ œ์กฐ์‚ฌ์—์„œ ๋ฌธ์„œ๋ฅผ ์ œ๊ณตํ•˜์ง€๋งŒ ๋„ˆ๋ฌด ๋งŽ์€ ๋ฌธ์„œ์— ์˜์–ด๋กœ ๋˜์–ด ์žˆ์–ด์„œ ์–ด๋–ค ๋ฌธ์„œ๋ฅผ ๋ด์•ผ ํ•˜๋Š”์ง€๋„ ์•Œ ์ˆ˜ ์—†์Šต๋‹ˆ๋‹ค.

์ €๋Š” 20๋…„ ์ด์ƒ ํ˜„์—…์—์„œ ๊ฐœ๋ฐœ์ž๋กœ ์ผํ•˜๋‹ค๊ฐ€ ํ˜„์žฌ๋Š” 1์ธ ๊ธฐ์—…์„ ์šด์˜ํ•˜๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. ์ œ๊ฐ€ ์ง€๊ธˆ๊นŒ์ง€ ์Œ“์•„์˜จ ์ง€์‹๋“ค์„, ํ˜„์—…์—์„œ ๊ฐœ๋ฐœ์ž๋กœ ์‚ด์•„๊ฐ€๋Š” ๋ถ„๋“ค์ด๋‚˜ ๊ฐœ๋ฐœ์ž์˜ ๊ธธ์„ ์ค€๋น„ํ•˜์‹œ๋Š” ๋ถ„๋“ค์—๊ฒŒ ์ „ํ•ด๋“œ๋ฆฌ๊ณ  ์‹ถ์–ด ๊ฐ•์˜๋ฅผ ์ œ์ž‘ํ•˜๊ฒŒ ๋˜์—ˆ์Šต๋‹ˆ๋‹ค.

๊ฐ•์˜๋Š” ์ด 5๊ฐœ๋กœ ๊ตฌ์„ฑ๋˜์–ด ์žˆ์Šต๋‹ˆ๋‹ค.

๋ณธ ๊ฐ•์˜๋Š” ๋‹ค์„ฏ๋ฒˆ์งธ ๊ฐ•์˜๋กœ LVDS (Serdes)์— ๋Œ€ํ•œ ๋‚ด์šฉ์ž…๋‹ˆ๋‹ค. LVDS๋Š” ์ €์ „์•• ๊ณ ์† ์‹œ๋ฆฌ์–ผ ํ†ต์‹ ์— ์‚ฌ์šฉ๋ฉ๋‹ˆ๋‹ค. FPGA๋Š” LVDS๋ฅผ ๊ตฌํ˜„ํ•  ์ˆ˜ ์žˆ๋„๋ก Serdes๋ฅผ ์ง€์›ํ•ฉ๋‹ˆ๋‹ค. LVDS๋ฅผ ์ดํ•ดํ•˜๊ณ , Serdes๋ฅผ ์ƒ์„ฑํ•˜๊ณ  simulation์„ ํ†ตํ•˜์—ฌ ๋™์ž‘์„ ์ดํ•ดํ•ฉ๋‹ˆ๋‹ค. ์ตœ์ข…์ ์œผ๋กœ LVDS ์†ก์ˆ˜์‹ ์„ ๊ตฌํ˜„ํ•˜๊ณ  ๊ฐœ๋ฐœ๋ณด๋“œ(HIL-A35T)์—์„œ ๋™์ž‘์„ ํ™•์ธํ•ฉ๋‹ˆ๋‹ค.

๊ฐ•์˜์—์„œ ์ดํ•ด๊ฐ€ ์•ˆ ๋˜๋Š” ๋ถ€๋ถ„์€ ์ธํ”„๋Ÿฐ ์ปค๋ฎค๋‹ˆํ‹ฐ ๋˜๋Š” ์ œ๊ฐ€ ์šด์˜ํ•˜๋Š” ์นดํŽ˜๋ฅผ ํ†ตํ•˜์—ฌ ์งˆ๋ฌธ์„ ์˜ฌ๋ ค์ฃผ์‹œ๋ฉด ๋‹ต๋ณ€ํ•ด ๋“œ๋ฆฌ๋„๋ก ํ•˜๊ฒ ์Šต๋‹ˆ๋‹ค.

๐Ÿ’พ ์ˆ˜๊ฐ• ์ „ ํ™•์ธํ•ด์ฃผ์„ธ์š”!

  • ๋ณธ ๊ฐ•์˜๋Š” ์ „์ž๋ฌธ์„œ ํ˜•์‹์œผ๋กœ ๊ตฌ์„ฑ๋œ ํ…์ŠคํŠธ ๊ฐ•์˜์ž…๋‹ˆ๋‹ค. ๊ฐ•์˜๋ฅผ ์ˆ˜๊ฐ•ํ•˜์‹œ๋Š” ๋ถ„๋“ค๊ป˜๋Š” ๊ฐ•์˜์— ์„ค๋ช…๋˜์–ด ์žˆ๋Š” ๋ชจ๋“  ์†Œ์Šค ํŒŒ์ผ์„ ์ œ๊ณตํ•ฉ๋‹ˆ๋‹ค. ๊ฐ•์˜๋Š” ์ถ”ํ›„ ๋™์˜์ƒ์œผ๋กœ ์ œ์ž‘ ์˜ˆ์ •์ž…๋‹ˆ๋‹ค.

  • ๋ณธ ๊ฐ•์˜์—์„œ ์‚ฌ์šฉํ•˜๋Š” Tool์€ vivado 2018.3 ์ž…๋‹ˆ๋‹ค.

  • ๋ณธ ๊ฐ•์˜์˜ ์‹ค์Šต์— ์‚ฌ์šฉ๋˜๋Š” ๋ณด๋“œ๋Š” ๊ฐ•์˜๋ฅผ ์œ„ํ•ด ์ž์‚ฌ์—์„œ ๊ฐœ๋ฐœํ•œ HIL-A35T ์ž…๋‹ˆ๋‹ค. ์ž์‚ฌ์—์„œ ์šด์˜ํ•˜๋Š” ์Šค๋งˆํŠธ ์Šคํ† ์–ด์—์„œ ๊ตฌ๋งคํ•  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค(์Šค๋งˆํŠธ ์Šคํ† ์–ด ๋งํฌ : https://smartstore.naver.com/ihil)

  • ๊ฐ•์˜ ์ž๋ฃŒ๋Š” '์„น์…˜ 0 - ์ž๋ฃŒ ๊ณต์œ  ๋งํฌ - ์ฒจ๋ถ€ํŒŒ์ผ'์—์„œ ๋‹ค์šด๋ฐ›์„ ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค.

๊ฐ•์˜ ํŠน์ง• โœจ

LVDS ํ†ต์‹ ์˜ ๋ชจ๋“  ๊ฒƒ์„ ๋‹ด์•˜์–ด์š”

FPGA์—์„œ LVDS์„ ๊ตฌํ˜„ํ•˜๋Š” ๋‚ด์šฉ์„ ๋‹ค๋ฃจ๋Š” ๋ฌธ์„œ๋Š” ๊ฑฐ์˜ ์—†์Šต๋‹ˆ๋‹ค. ์‚ฌ์‹ค์€ Xilinx์‚ฌ์—์„œ ๋งŽ์€ ๋ฌธ์„œ๋ฅผ ์ œ๊ณตํ•˜๊ณ  ์žˆ์ง€๋งŒ, ๋ฌธ์„œ์˜ ์–‘์ด ๋„ˆ๋ฌด ๋งŽ๊ณ  ์˜์–ด๋กœ ๋˜์–ด ์žˆ์–ด์„œ ์–ด๋–ค ๋ฌธ์„œ๋ฅผ ๋ด์•ผ ํ• ์ง€ ์–ด๋ ค์›€์ด ๋งŽ์Šต๋‹ˆ๋‹ค.

๋ณธ ๊ฐ•์˜๋Š” LVDS์— ๋Œ€ํ•œ ๋ชจ๋“  ๋‚ด์šฉ์„ ๋‹ด๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. LVDS์— ๋Œ€ํ•œ ์„ค๋ช…๊ณผ, Serdes๋ฅผ ์ƒ์„ฑํ•˜๊ณ  Simulation์„ ํ†ตํ•˜์—ฌ ๋™์ž‘์„ ์ดํ•ดํ•˜๊ณ , ๊ฒฐ๊ณผ์ ์œผ๋กœ ํƒ€๊ฒŸ๋ณด๋“œ์— ๋‹ค์šด๋กœ๋“œ ํ•ด์„œ LVDS ์†ก์ˆ˜์‹ ์„ ๊ตฌํ˜„ํ•ฉ๋‹ˆ๋‹ค. ์ด๋Ÿฌํ•œ ๊ณผ์ •์„ ํ†ตํ•˜์—ฌ LVDS์˜ ๋ชจ๋“  ๊ฒƒ์„ ์ดํ•ดํ•˜๊ณ  ํ˜„์—…์—์„œ ์‚ฌ์šฉํ•  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค.

Verilog ์‹ค๋ ฅ์„ ์—…๊ทธ๋ ˆ์ด๋“œํ•ด ๋ด์š”

Verilog๋ฅผ ๋ฐฐ์šฐ๊ณ ์ž ํ•˜๋Š” ๋ถ„๋“ค์—๊ฒŒ LVDS๋Š” ๋งค์šฐ ์ข‹์€ ์Šคํ‚ฌ์ž…๋‹ˆ๋‹ค. ๋งŽ์€ ๊ฐœ๋ฐœ๊ฒฝ๋ ฅ์„ ๊ฐ€์ง€๊ณ  ์žˆ๋Š” ์‚ฌ๋žŒ๋“ค๋„ LVDS๋ฅผ ์ ‘ํ•ด๋ณด์ง€ ๋ชปํ•œ ๋ถ„๋“ค์ด ๋งŽ์ด ์žˆ์Šต๋‹ˆ๋‹ค. Verilog๋ฅผ ํ•œ ๋‹จ๊ณ„ ์—…๊ทธ๋ ˆ์ด๋“œ ํ•  ๊ธฐํšŒ๋ฅผ ์ œ๊ณตํ•˜์—ฌ ๋“œ๋ฆฝ๋‹ˆ๋‹ค.

์‹ค๋ฌด์— ์ ์šฉ ๊ฐ€๋Šฅํ•œ ์†Œ์Šค ์ฝ”๋“œ๋ฅผ ์ œ๊ณตํ•ด์š”

๋ณธ ๊ฐ•์˜๋ฅผ ๊ตฌ๋งคํ•˜์‹œ๋Š” ๋ถ„๋“ค์—๊ฒŒ๋Š” ๊ฐ•์˜์— ์„ค๋ช…๋œ ๋ชจ๋“  ์†Œ์Šค๋ฅผ ์ œ๊ณตํ•˜์—ฌ ๋“œ๋ฆฝ๋‹ˆ๋‹ค. ์ œ๊ณต๋˜๋Š” ์†Œ์Šค๋Š” ๊ฐ•์˜๋ฅผ ์ œ์ž‘ํ•˜๋ฉด์„œ ์ฒ˜์Œ๋ถ€ํ„ฐ ํ•˜๋‚˜ํ•˜๋‚˜ ์ฝ”๋”ฉํ•˜๊ณ  ๊ฒ€์ฆ๋œ ์ž๋ฃŒ๋“ค๋กœ ๊ตฌ์„ฑ๋˜์–ด ์žˆ์Šต๋‹ˆ๋‹ค. ๋˜ํ•œ ํ˜„์—…์—์„œ ๋ฐ”๋กœ ์‚ฌ์šฉํ•  ์ˆ˜ ์žˆ๋Š” ์ฝ”๋“œ๋“ค๋กœ ๊ตฌ์„ฑ๋˜์–ด ์žˆ์Šต๋‹ˆ๋‹ค. ๋ณธ ๊ฐ•์˜๋ฅผ ํ†ตํ•˜์—ฌ LVDS์˜ ๋งˆ์Šคํ„ฐ๊ฐ€ ๋˜์‹œ๊ธธ ๋ฐ”๋ž๋‹ˆ๋‹ค.

๐Ÿ“ข ๊ฐ•์˜๋Š” ์ด 5๊ฐœ๋กœ ๊ตฌ์„ฑ๋˜์–ด ์žˆ์Šต๋‹ˆ๋‹ค. ๋ณธ ๊ฐ•์˜๋Š” 5๊ฐ• ์ž…๋‹ˆ๋‹ค.

1๊ฐ• : Verilog FPGA Program 1

  • ๊ธฐ๋ณธ ๊ธฐ๋Šฅ ๊ตฌํ˜„

2๊ฐ• : Verilog FPGA Program 2

  • Microblaze

3๊ฐ• : Verilog FPGA Program 3

  • DDR Controller

4๊ฐ• : Verilog FPGA Program 4

  • MCU Porting

5๊ฐ• : Verilog FPGA Program 5

  • LVDS / Serdes


๊ธฐ์ดˆ(๋ถ€๋ก) : Verilog๋ฅผ ์ด์šฉํ•œ FPGA ํ™œ์šฉ ๊ธฐ์ดˆ

๐Ÿ“ข ๊ฐ•์˜๋Š” ์‹ค์Šต๋ณด๋“œ์— ๋”ฐ๋ผ ๋‹ค๋ฆ…๋‹ˆ๋‹ค. ๊ฐ•์˜ ๊ตฌ๋งค์‹œ ์ฃผ์˜ํ•˜์„ธ์š”.

  1. Arty A7-35T ๋ณด๋“œ


    • Verilog FPGA Program 1 (Arty A7-35T)

    • Verilog FPGA Program 2 (MicroBlaze1, Arty A7-35T)

    • Verilog FPGA Program 2 (MicroBlaze2, Arty A7-35T)

    • Verilog FPGA Program 3 (DDR Controller, Arty A7-35T)

    • Verilog FPGA Program 4 (MCU Porting, Arty A7-35T)

  2. Zynq mini 7020 ๋ณด๋“œ

    • Verilog FPGA Program 1 (Zynq mini 7020)

    • Verilog ZYNQ Program1 (Zynq mini 7020)

  3. HIL-A35T ๋ณด๋“œ (๊ฐ•์˜๋ฅผ ์œ„ํ•ด ์ž์‚ฌ์—์„œ ๊ฐœ๋ฐœํ•จ)

    • Verilog FPGA Program 1 (HIL-A35T)

    • Verilog FPGA Program 2 (MicroBlaze, HIL-A35T)


    • Verilog FPGA Program 3 (DDR Controller, HIL-A35T)

    • Verilog FPGA Program 4 (MCU Porting, HIL-A35T)

    • Verilog FPGA Program 5 (LVDS/Serdes, HIL-A35T)

์ƒ์„ธ ์ปค๋ฆฌํ˜๋Ÿผ ๐Ÿ“š

์„น์…˜ 1. HW ๊ตฌ์„ฑ

  • ๊ฐœ๋ฐœ๋ณด๋“œ(HIL-A35T)์— ๋Œ€ํ•ด์„œ ์„ค๋ช…ํ•ฉ๋‹ˆ๋‹ค.

์„น์…˜ 2. LVDS Review

  • LVDS์˜ ๋‚ด์šฉ์„ ์ดํ•ดํ•ฉ๋‹ˆ๋‹ค.

  • Serdes (ISERDESE2, OSERDESE2)์— ๋Œ€ํ•œ ์ค‘์š”ํ•œ ๋‚ด์šฉ์„ ์„ค๋ช…ํ•ฉ๋‹ˆ๋‹ค.

์„น์…˜ 3. LVDS ๊ตฌํ˜„

  • Serdes IP์„ ์ƒ์„ฑํ•˜๊ณ , simulation์„ ํ†ตํ•˜์—ฌ ๋™์ž‘์„ ์ดํ•ดํ•ฉ๋‹ˆ๋‹ค.

  • LVDS ์†ก์ˆ˜์‹  ์ฝ”๋“œ๋ฅผ ๊ตฌํ˜„ํ•˜๊ณ , simulation์œผ๋กœ ๊ฒ€์ฆํ•ฉ๋‹ˆ๋‹ค.

  • ํƒ€๊ฒŸ๋ณด๋“œ์— ๊ฒฐ๊ณผ๋ฅผ ๋‹ค์šด๋กœ๋“œํ•˜๊ณ  ๊ฒฐ๊ณผ๋ฅผ ํ™•์ธํ•ฉ๋‹ˆ๋‹ค.

์„น์…˜ 4. 2-Lane, 4-Lane ๊ตฌํ˜„

  • Lane์„ ํ™•์žฅํ•˜๋Š” ๋ฐฉ๋ฒ•์„ ์„ค๋ช…ํ•˜๊ณ , ๊ฒฐ๊ณผ๋ฅผ ๋ณด๋“œ์—์„œ ํ™•์ธํ•ฉ๋‹ˆ๋‹ค.


์„น์…˜ 5. ์ตœ๋Œ€ ์ „์†ก ์†๋„ ๊ตฌํ˜„

  • ์ตœ๋Œ€ ์ „์†ก ์†๋„๋ฅผ ๊ตฌํ˜„ํ•˜๋Š” ๋ฐฉ๋ฒ•์„ ์„ค๋ช…ํ•˜๊ณ , ๊ฒฐ๊ณผ๋ฅผ ๋ณด๋“œ์—์„œ ํ™•์ธํ•ฉ๋‹ˆ๋‹ค.

์„น์…˜ 6. Serdes๋ฅผ ์‚ฌ์šฉํ•˜์ง€ ์•Š๊ณ  LVDS ์ˆ˜์‹  ๊ตฌํ˜„

  • Serdes IP๋ฅผ ์‚ฌ์šฉํ•˜์ง€ ์•Š๊ณ  LVDS ์ˆ˜์‹ ์„ ๊ตฌํ˜„ํ•ฉ๋‹ˆ๋‹ค.


์ด๋Ÿฐ ๋ถ„๋“ค๊ป˜
์ถ”์ฒœ๋“œ๋ ค์š”!

ํ•™์Šต ๋Œ€์ƒ์€
๋ˆ„๊ตฌ์ผ๊นŒ์š”?

  • FPGA ์Šคํ‚ฌ ์—…์„ ์›ํ•˜์‹œ๋Š” ๋ถ„

  • LVDS (Serdes) ๊ตฌํ˜„์ด ํ•„์š”ํ•˜์‹  ๋ถ„

์„ ์ˆ˜ ์ง€์‹,
ํ•„์š”ํ• ๊นŒ์š”?

  • Verilog ์–ธ์–ด

  • FPGA

์•ˆ๋…•ํ•˜์„ธ์š”
alex์ž…๋‹ˆ๋‹ค.

1,532

๋ช…

์ˆ˜๊ฐ•์ƒ

57

๊ฐœ

์ˆ˜๊ฐ•ํ‰

119

๊ฐœ

๋‹ต๋ณ€

4.8

์ 

๊ฐ•์˜ ํ‰์ 

17

๊ฐœ

๊ฐ•์˜

์ €๋Š” ์ง€๋‚œ 20์—ฌ๋…„ ๋™์•ˆ ๋Œ€๊ธฐ์—…, ์ค‘์†Œ๊ธฐ์—…์—์„œ ๊ฐœ๋ฐœ์ž๋กœ ์ผํ•ด์™”๊ณ 

ํ˜„์žฌ๋Š” ์ž‘์€ ๊ธฐ์—…์˜ ๋Œ€ํ‘œ๋กœ ์žˆ์Šต๋‹ˆ๋‹ค.

์ฃผ์š” ๊ฒฝ๋ ฅ์‚ฌํ•ญ์€

  • Verilog HDL์„ ์ด์šฉํ•œ FPGA ์„ค๊ณ„

    • CCTV์šฉ ISP ASIC ๊ฐœ๋ฐœ (์•ฝ 10๋…„)

    • OLED Display ๊ฒ€์‚ฌ์žฅ๋น„ ๊ฐœ๋ฐœ (์•ฝ 3๋…„)

    • FPGA๋ฅผ ์ด์šฉํ•œ ์žฅ๋น„ ๊ฐœ๋ฐœ

  • MCU FW

    • STM32

    • PIC32

    • AVR, ATMEGA

    • DSP (TI)

  • Windows Application Program

    • Visual Studio MFC, C++

์ž…๋‹ˆ๋‹ค.

๋”๋ณด๊ธฐ

์ปค๋ฆฌํ˜๋Ÿผ

์ „์ฒด

108๊ฐœ

ํ•ด๋‹น ๊ฐ•์˜์—์„œ ์ œ๊ณต:

์ˆ˜์—…์ž๋ฃŒ
๊ฐ•์˜ ๊ฒŒ์‹œ์ผ: 
๋งˆ์ง€๋ง‰ ์—…๋ฐ์ดํŠธ์ผ: 

์ˆ˜๊ฐ•ํ‰

์•„์ง ์ถฉ๋ถ„ํ•œ ํ‰๊ฐ€๋ฅผ ๋ฐ›์ง€ ๋ชปํ•œ ๊ฐ•์˜์ž…๋‹ˆ๋‹ค.
๋ชจ๋‘์—๊ฒŒ ๋„์›€์ด ๋˜๋Š” ์ˆ˜๊ฐ•ํ‰์˜ ์ฃผ์ธ๊ณต์ด ๋˜์–ด์ฃผ์„ธ์š”!