์ฑ„๋„ํ†ก ์•„์ด์ฝ˜

Verilog ZYNQ Program 1 (Zynq mini 7020)

๋ณธ ๊ฐ•์˜๋Š” Xilinx ZYNQ ๋ณด๋“œ๋ฅผ ํ™œ์šฉํ•˜๋Š” ๋‚ด์šฉ์ž…๋‹ˆ๋‹ค. ๋ณธ ๊ฐ•์˜์˜ ๋‚ด์šฉ์„ ์ดํ•ดํ•˜๋ฉด Embedded_SW + User_Logic ์„ ์ดํ•ดํ•˜๊ณ  ์‹ค๋ฌด์— ์ ์šฉํ•  ์ˆ˜ ์žˆ๋Š” ์Šคํ‚ฌ์„ ๋ฐฐ์šฐ๊ฒŒ ๋ฉ๋‹ˆ๋‹ค.

์ƒˆ์†Œ์‹

6 ๊ฐœ

  • ๏ปฟ

    ์•ˆ๋…•ํ•˜์„ธ์š”.

     

    ์–ผ๋งˆ์ „์— ์ค‘์ง€๋˜์—ˆ๋˜
    ์ „์ž๋ฌธ์„œ (pdf ํŒŒ์ผ) ๋‹ค์šด๋กœ๋“œ๊ฐ€ ๋‹ค์‹œ ๊ฐ€๋Šฅํ•ด์กŒ์Šต๋‹ˆ๋‹ค.
    ์ธํ”„๋Ÿฐ์—์„œ ๊ฐ•์˜๋ฅผ ๊ตฌ๋งคํ•˜์‹  ๋ถ„๋“ค์€
    ์ž๋ฃŒ์‹ค์—์„œ ์ „์ž๋ฌธ์„œ๋ฅผ ๋‹ค์šด๋กœ๋“œํ•ด์„œ ํ™œ์šฉํ•˜์‹œ๊ธธ ๋ฐ”๋ž๋‹ˆ๋‹ค.

     

    ๊ฐ์‚ฌํ•ฉ๋‹ˆ๋‹ค~!!

    ๏ปฟ

    0
  • ์ƒˆํ•™๊ธฐ๋ฅผ ๋งž์ดํ•˜์—ฌ ๊ฐ•์˜ ๊ฐœ๋ณ„ ๊ตฌ๋งค ํ• ์ธ ์ด๋ฒคํŠธ๋ฅผ ์ง„ํ–‰ํ•ฉ๋‹ˆ๋‹ค.
    Verilog, FPGA๋ฅผ ๋ฐฐ์šฐ๊ณ ์ž ํ•˜์‹œ๋Š” ๋ถ„๋“ค์—๊ฒŒ ์ข‹์€ ๊ธฐํšŒ๊ฐ€ ๋˜์‹œ๊ธธ ๋ฐ”๋ž๋‹ˆ๋‹ค

    1. Verilog, FPGA ๊ด€๋ จ ๊ฐ•์˜ ํ• ์ธ ์ด๋ฒคํŠธ

    โ™ฃ ๊ฐ•์˜ 25% ํ• ์ธ
    โ™ฃ ๊ธฐ๊ฐ„ : 2024. 02. 29 ~ 2024. 03. 17
    โ™ฃ ์•„๋ž˜์— ์žˆ๋Š” ํ• ์ธ์ฟ ํฐ์„ ์ด์šฉํ•˜์—ฌ ์ธํ”„๋Ÿฐ์—์„œ ๊ตฌ๋งค

    โ€‹2. HIL-A35 ๊ฐœ๋ฐœ ๋ณด๋“œ ํ• ์ธ ์ด๋ฒคํŠธ

    โ™ฃ ๊ฐœ๋ฐœ๋ณด๋“œ 15% ํ• ์ธ
    โ™ฃ ๊ธฐ๊ฐ„ : 2024. 02. 29 ~ 2024. 03. 17
    โ™ฃ ์Šค๋งˆํŠธ์Šคํ† ์–ด : https://smartstore.naver.com/ihil

    ๊ฐ์‚ฌํ•ฉ๋‹ˆ๋‹ค~!!

    image

    0
  • ์•ˆ๋…•ํ•˜์„ธ์š”.โ€‹

    ๊ฐœ๋ฐœ ๋ณด๋“œ ํŒ๋งค๋ฅผ ์‹œ์ž‘ํ•ฉ๋‹ˆ๋‹ค.
    ์•„๋ž˜ ๋„ค์ด๋ฒ„ ์Šค๋งˆํŠธ์Šคํ† ์–ด์—์„œ ๊ตฌ๋งคํ•˜์‹ค ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค.
    ์Šค๋งˆํŠธ์Šคํ† ์–ด ๋งํฌ : https://smartstore.naver.com/ihil

    ๊ฐœ๋ฐœ๋ณด๋“œ ๊ด€๋ จ ์ž๋ฃŒ๋Š” ์•„๋ž˜ ๋งํฌ์—์„œ ๋‹ค์šด๋กœ๋“œํ•  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค.
    ๋งค๋‰ด์–ผ๊ณผ ํ…Œ์ŠคํŠธ ํ”„๋กœ๊ทธ๋žจ(led, ๋ฒ„ํŠผ ๋™์ž‘)์ด ์žˆ์Šต๋‹ˆ๋‹ค.
    ๋‹ค์šด๋กœ๋“œ ๋งํฌ : http://naver.me/xJqtlt1T

    ๊ฐœ๋ฐœ๋ณด๋“œ๋Š” ์ธํ”„๋Ÿฐ ๊ฐ•์˜์šฉ์œผ๋กœ ์ž์ฒด ๊ฐœ๋ฐœํ•œ ์ œํ’ˆ์ž…๋‹ˆ๋‹ค.

    1. Verilog FPGA Program 1 (HIL-A35T)

    2. Verilog FPGA Program 2 (MicroBlaze, HIL-A35T)

    3. Verilog FPGA Program 3 (DDR Controller, HIL-A35T)

    4. Verilog FPGA Program 4 (MCU Proting, HIL-A35T)โ€‹

    โ€‹

    ๊ฐœ๋ฐœ๋ณด๋“œ์™€ ๊ฐ•์˜ ํ†ตํ•ด ๋งŽ์€ ๋„์›€์ด ๋˜์‹œ๊ธธ ๋ฐ”๋ž๋‹ˆ๋‹ค.
    ๊ฐ์‚ฌํ•ฉ๋‹ˆ๋‹ค ~!!

    0
  • ์•ˆ๋…•ํ•˜์„ธ์š”.

    ๊ฐ•์˜์šฉ ๊ฐœ๋ฐœ๋ณด๋“œ๊ฐ€ 10์›” ๋ง๊ฒฝ์—
    ๋„ค์ด๋ฒ„ ์Šค๋งˆํŠธ์Šคํ† ์–ด๋ฅผ ํ†ตํ•ด ์ถœ์‹œ ์˜ˆ์ •์ž…๋‹ˆ๋‹ค.

    ๊ฐœ๋ฐœ๋ณด๋“œ์— ๋งž๊ฒŒ ๊ธฐ์กด์˜ ๊ฐ•์˜๋„ ์ƒˆ๋กญ๊ฒŒ ๋งŒ๋“ค์–ด์„œ ์˜คํ”ˆ์˜ˆ์ •์ž…๋‹ˆ๋‹ค.

    ๊ฐ•์˜๊ฐ€ ๊ฐœ๋ฐœ๋ณด๋“œ์— ๋”ฐ๋ผ ๋‹ค์–‘ํ•˜๊ฒŒ ๊ตฌ์„ฑ๋ฉ๋‹ˆ๋‹ค.

    1. HIL-A35T (์ž์‚ฌ ๊ฐœ๋ฐœ ๋ณด๋“œ, ์ถœ์‹œ ์˜ˆ์ •)

      • Verilog FPGA Program 1 (HIL-A35T)

      • Verilog FPGA Program 2 (MicroBlaze, HIL-A35T)

      • Verilog FPGA Program 3 (DDR Cotnroller, HIL-A35T)

      • Verilog FPGA Program 4 (MCU Porting, HIL-A35T)

    2. Arty A7-35T (Digilent ๊ฐœ๋ฐœ ๋ณด๋“œ)

      • Verilog FPGA Program 1 (HIL-A35T)

      • Verilog FPGA Program 2 (MicroBlaze, HIL-A35T)

      • Verilog FPGA Program 2 (MicroBlaze2, HIL-A35T)

      • Verilog FPGA Program 3 (DDR Cotnroller, HIL-A35T)

      • Verilog FPGA Program 4 (MCU Porting, HIL-A35T)

    3. Zynq mini 7020

      • Verilog FPGA Program 1 (Zynq mini 7020)

      • Verilog ZYNQ Program 1 (Zynq mini 7020)

     

    Arty a7-35T, Zynq mini 7020 ๊ฐ•์˜๋ฅผ ๊ตฌ๋งคํ•˜์‹  ๋ถ„๋“ค์—๊ฒŒ๋Š”
    HIL-A35T ๊ฐ•์˜๋ฅผ ์ดˆํŠน๊ฐ€๋กœ ๊ตฌ๋งคํ•  ์ˆ˜ ์žˆ๋„๋ก ํ•  ์˜ˆ์ •์ž…๋‹ˆ๋‹ค.


    ๊ทธ๋™์•ˆ ๊ฐœ๋ฐœ๋ณด๋“œ๋กœ ์ธํ•ด ์–ด๋ ค์›€์ด ์žˆ์œผ์‹  ๋ถ„๋“ค์—๊ฒŒ
    ๋งŽ์€ ๋„์›€์ด ๋  ์ˆ˜ ์žˆ๋„๋ก ๋…ธ๋ ฅํ•˜๊ฒ ์Šต๋‹ˆ๋‹ค.

    1์ฐจ๋กœ ๊ฐœ๋ฐœ๋ณด๋“œ ์ˆ˜๋Ÿ‰์€ 50์—ฌ๊ฐœ๊ฐ€ ์ง„ํ–‰๋ฉ๋‹ˆ๋‹ค.
    ํ˜น ํ•„์š”ํ•˜์‹  ๋ถ„๋“ค์€ ๋ฏธ๋ฆฌ ์—ฐ๋ฝ์ฃผ์‹œ๋ฉด ๊ฐ์‚ฌํ•˜๊ฒ ์Šต๋‹ˆ๋‹ค.
    ๊ฐ€๊ฒฉ์€ 18๋งŒ์›(๋ถ€๊ฐ€์„ธ ๋ณ„๋„) ์ •๋„ ์˜ˆ์ƒํ•ฉ๋‹ˆ๋‹ค.
    (์—ฐ๋ฝ์ฒ˜ : alex@ihil.co.kr, 010-6243-0395)

    ๊ฐ์‚ฌํ•ฉ๋‹ˆ๋‹ค~!!

    0
  • ๊ฐ•์˜๊ฐ€ ์—…๋ฐ์ดํŠธ ๋˜์—ˆ์Šต๋‹ˆ๋‹ค.

    • ๊ฐ•์˜๋ช… : FPGA MicroBlaze ๊ตฌํ˜„

    • ์—…๋ฐ์ดํŠธ ๋‚ด์šฉ : 4์žฅ, 5์žฅ ๋‚ด์šฉ ์ƒˆ๋กญ๊ฒŒ ์—…๋ฐ์ดํŠธ ๋จ.

    ๊ฐ•์˜๋ฅผ ๊ตฌ๋งคํ•˜์‹  ๋ถ„์€ ์ž๋ฃŒ์‹ค์—์„œ ๋‹ค์šด๋ฐ›์œผ์‹œ๊ธธ ๋ฐ”๋ž๋‹ˆ๋‹ค.

    ์ถ”ํ›„ "FPGA MicroBlaze ๊ตฌํ˜„" ๊ฐ•์˜๋Š” ๊ณ„์†ํ•ด์„œ ์ „์ฒด ๋‚ด์šฉ์ด ์—…๋ฐ์ดํŠธ ์˜ˆ์ •์ž…๋‹ˆ๋‹ค.

    ๊ฐ์‚ฌํ•ฉ๋‹ˆ๋‹ค ~!!

     

    0
  • ๊ฐ•์˜๊ฐ€ ์—…๋ฐ์ดํŠธ ๋˜์—ˆ์Šต๋‹ˆ๋‹ค.

    1. Verilog๋ฅผ ์ด์šฉํ•œ FPGA ํ™œ์šฉ (v2.1)

      1. NRZL Decoder ๊ตฌํ˜„ ๋‚ด์šฉ(ch11)์ด ์ถ”๊ฐ€๋˜์—ˆ์Šต๋‹ˆ๋‹ค.

      2. FIFO ๊ตฌํ˜„, ์‚ฌ์šฉ์— ๋Œ€ํ•œ ์ค‘์š”ํ•œ ๋‚ด์šฉ์ž…๋‹ˆ๋‹ค.

      3. ์‹ค๋ฌด์— ๋งŽ์€ ๋„์›€์ด ๋  ๊ฒƒ์œผ๋กœ ๊ธฐ๋Œ€ํ•ฉ๋‹ˆ๋‹ค.

    2. Verilog๋ฅผ ์ด์šฉํ•œ FPGA ํ™œ์šฉ for Zynq (v1.2)

      1. NRZL Decoder ๊ตฌํ˜„ ๋‚ด์šฉ(ch14)์ด ์ถ”๊ฐ€๋˜์—ˆ์Šต๋‹ˆ๋‹ค.

      2. FIFO ๊ตฌํ˜„, ์‚ฌ์šฉ์— ๋Œ€ํ•œ ์ค‘์š”ํ•œ ๋‚ด์šฉ์ž…๋‹ˆ๋‹ค.

      3. ์‹ค๋ฌด์— ๋งŽ์€ ๋„์›€์ด ๋  ๊ฒƒ์œผ๋กœ ๊ธฐ๋Œ€ํ•ฉ๋‹ˆ๋‹ค.

    ๊ฐ•์˜๋ฅผ ๊ตฌ๋งคํ•˜์‹  ๋ถ„๋“ค์€ ์ž๋ฃŒ์‹ค์—์„œ ๋ฌด๋ฃŒ๋กœ ๋‹ค์šด๋กœ๋“œ ๋ฐ›์œผ์‹œ๋ฉด ๋ฉ๋‹ˆ๋‹ค.
    ๊ฐ•์˜ ํ†ตํ•ด ๋งŽ์€ ๋„์›€ ๋˜์‹œ๊ธธ ๋ฐ”๋ž๋‹ˆ๋‹ค.

    ๊ฐ์‚ฌํ•ฉ๋‹ˆ๋‹ค.

    0

์›” โ‚ฉ17,600

5๊ฐœ์›” ํ• ๋ถ€ ์‹œ

โ‚ฉ88,000