강의 연장 요청이 가능할까요?

안녕하세요 🙂수강기간은 1년으로 모든 수강생과 동일한 조건이라고 생각해요.그 부분은 양해를 부탁 드립니다.즐공하세요 🙂

13장 강의 수강 후 질문드려요~

안녕하세요 🙂 네 물론 가능해보입니다.설정방법은 Verilog 코드에서 특정 주소의 값을 비교하시어, on / off 신호를 생성하시고.LED 에 연결해주시면 될 것 같아요.

ready신호와 valid신호가 handshake일어나는 부분

안녕하세요 🙂 Valid / Ready Handshake I/F 는 Valid 와 Ready 가 1이 될때, 유효한 data (valid_data) 를 전달하겠다 라는 Rule 입니다.즉, 이 rule 을 지키면서 설계하는건 설계자의 몫이에요. rule 은 정해졌고 어떻게 설계할꺼냐, 의 이슈는 설계자의 몫입니다.따라서 "동시에 1 이여야만 된다라는 내용이 있으려면 적어도 and gate가 하나는 있어야하지 않나요?"원하시는 방법인 and gate 를 쓰셔서 구현하셔도 되고요. 제가 드린 실습코드 처럼 구현하셔도 됩니다.rule 은 정답이 있지만 구현 방법에는 정답이 없다고 말씀드리고 싶어요.즐공하세요 🙂

vivado &을 사용하고 에러가 납니다.

수강생 분이 작성해주신 글을 보니. 언어팩 이슈일 수 있겠다 싶은데요.sudo apt-get install language-pack-en-base위 명령어 test 해보시겠어요?

vivado &을 사용하고 에러가 납니다.

안녕하세요 🙂 어 다운로드까지 다 하신 것 같네요.이거 답변드리고, 이어서 확인해봤는데.다행히도 잘 넘어오신 것 같아요. 거의 다 오신 것 같아요.=================여기 보시면 같은 error 가 있는 분이 계셨는데요.이거는 AI 인턴이 적어준 답변을 확인해보시겠어요?

다운로드 중에 계속 에러가 납니다.

안녕하세요 🙂 중간에 발생하는 에러는 네트워크? 문제 때문인 것 같은데요. (연결되었다가 끊어졌다가..?)그래도 캡쳐해주신 화면 하단을 보니, 계속 다운로드가 진행되는 것 처럼 보여지는데요.끝까지 기다려 보셨을까요?결국 기다리면 다운로드를 다 받을 수 있는건가 해서요.(사진)

동기식 리셋과 관련하여 질문이 있습니다.

안녕하세요 🙂외부 pin 에 의해서 들어오는 reset 신호의 경우는, 말씀해주신 CDC 이슈랑은 다른 차원의 문제 같아요.제 생각에는 "false path" 처리가 옳다고 봅니다. (구글링 해보시면 도움이 되실꺼에요)그리고 실제 동작에서는, 충분히 high 로 유지 시킬 수 있도록 해주는게 좋아보여요.더 개인적인 생각으로는.. 외부 pin 을 아무런 로직을 거치지 않고 고스란히.. reset 에 물리는 경우는.. 위험해보이네요 ㅎㅎ즐공하세요.

Xilinx Vivado 2022.2 설치 에서 자꾸 에러가 납니다.

안녕하세요. 글만 봐서는 이해가 잘 안되는데요.해당 명령어를 치셨을때의 터미널 화면 캡쳐해서 올려주실 수 있을까요? 정보가 많을수록 해결에 도움이 돼요.

DMA코드 파라미터 질문

안녕하세요 🙂top 코드를 보시면, instantiation 하면서 parameter overriding 이 발생합니다.(사진) top 의 param 은 64 로 되어 있어요.(사진) 따라서 질문자님이 이해하신 대로 64 로 사용됩니다.즐공하세요 🙂

설치 문제 질문드립니다(sudo apt-get update)

안녕하세요 🙂 AI 답변처럼, 사용하시는 PC 의 주변 환경 문제 같아요.환경 문제는 별의별? 이유가 다 나와서.. 찾으려면 시간이 필요한데요.혹시 AI 인턴의 답변으로 해결이 되실까요?