인프런 커뮤니티 질문&답변

박정환님의 프로필 이미지
박정환

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 8장] HW IP 를 제어하기 위한 AXI4-Lite Interface 이해하기 - 실습편 (HW Debug 를 위한 ILA 사용)

PCIe 통신

작성

·

880

1

안녕하세요.

강의 잘 듣고 있습니다.

강의에서는 zybo보드 위의 PS를 사용하고 있는데,

제가 사용하고 있는 보드에는 PS가 없습니다.

PCIe를 이용해 통신을 해야하는 것으로 보이고, vivado IP block을 찾아보니 UltraScale+Integrated Block for PCI Express라는 block이 있는 것으로 보입니다.

하지만 이 Block의 자세한 동작 원리가 파악이 잘 안되고 있습니다.

혹시 PC와 board간의 PCIe 통신을 어떻게 하는지에 대한 documentation이 있다면 추천 가능하실까요?

또한 강의 실습들에서 clock을 PS에서 생성하도록 하였는데, PC에서의 clock을 받아오는 경우에 대한 설명이 있다면 소개 부탁드리겠습니다.

Xilinx documentation에 모든 설명이 나와있을 거라고 생각하지만, 제가 이 분야가 처음이고, documentation들이 워낙 방대한지라 도움을 요청합니다.

감사합니다.

답변 1

1

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

강의 내용외의 질문은 받고있지 않다라는 점 양지 부탁드립니다.

참고용으로 봐주세요.

Q1

imagePCIe 의 XDMA 라는 HW IP 가 존재합니다. (https://docs.xilinx.com/r/en-US/pg195-pcie-dma/Overview?tocId=O_EMX26J5IsdubL4i3XJ_w)

이를 통해서 통신합니다.

PCIe -> XDMA -> AXI4

image

Q2

imagexdma ip 에 clock port 가 별도로 존재하네요. 이거를 사용하시면 됩니다.

image

즐공하세요 :)

 

박정환님의 프로필 이미지
박정환

작성한 질문수

질문하기