ila triggering

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

작성

538

안녕하세요. 13강을 공부중에 있었습니다.

vivado에서 ila triggering을 통해 hw의 동작을 확인중인데 (27:51)

[FPGA 13장] AXI4-Lite I/F 를 사용하여 Register 가 아닌 메모리에 Write / Read 해보기 - 실습편

잘못 남긴 질문에 대하여 '삭선 Strike' 표기가 없어, 가장 연한 회색으로 처리해둡니다. 

이 부분은 애초에 질문이 잘못된 것이므로, 이해하실 필요가 없으십니다.

[1] 오류 미해결

trigger를 1번이 아닌 2번을 주면, 1번 초기화만이 아닌 512번의 쓰기동작이 되어 waveform에 capture 되어야 하는데

무슨일인지, 그것이 확인이 되지 않고, 계속 동일한 초기화 상태만 보여집니다.

어떤 조치를 통해보아야, 이것이 잘 되도록 시도해볼 수 있을까요?

(강의)
 
(내컴퓨터)

혹시 이 부분과도 관련이 있을까요?

그리고 이 에러 팝업이 나는 경우에 대해 어떻게 이해해야 하는지 모르겠습니다.

추가로 반면 read는 잘 됩니다.

[2] 개념

그리고 이부분에서 왜 trigger를 2번 주어야만 512번의 쓰기동작이 일어나는지 이해가 가지 않습니다.

1번만 해도 512번의 쓰기동작이 잘 일어나기 때문에, 두개의 결과는 동일해야 하는 것이 아닌가요?

[3] ila

그리고 vivado에서 1000ms 이상의 waveform을 제공하지 않아서 결과를 모두 확인하지 못할때

timescale을 1ns/1ps을 0.1ns/1ps로 낮추어서 확인하고는 했는데

ila에서 1024cycle까지 캡쳐하지 못하는 상황에서 

혹시 이 이상을 확인하거나 전체를 확인하고 싶은 경우

vivado 무료배포판 하에서는 할 수 없는 것인지? 또한 여쭙고 싶습니다.

이상입니다.

감사합니다.

임베디드 fpga

답변 1

설계독학맛비

지식공유자

안녕하세요 :)

먼저 체계적으로 질문을 적어주셔서 대단히 감사합니다. (읽을때 마음이 편해요)

[1] 오류 미해결, [2] 개념

"trigger 1번 2번 의 의미 (한번, 두번인가..?;;)" 가 잘 해석이 안되서 그런데, 몇강에 몇분 내용부터 이해가 안되시는지 적어주시면 안될까요..?ㅠ.ㅠ (저도 다시 보고, 질문을 이해해 보겠습니다. 강의 내용이 많다보니;;)

[3] ila

무료배포판 이냐 아니냐로 ila 의 capture 양이 정해지진 않을 것 같아요.

ila 의 동작 원리가, bram 을 통해서 data 를 capture 하기 때문에 bram 양이 중요할 것 같아요.

즉, Tool 의 유료무료 여부가 아닌, FPGA Chipset 혹은 Tool 자체에서 제공하는 ila capture 양이 중요해보입니다.

결국 원하시는건 1024 cycle 보다 더 늘리고 싶어하시는 것 같고요. 만약에 이 숫자보다 늘리지 못하는 상황이면, Capture 시점을 (현재는 중앙으로 앞 512, 뒤 512 cycle 이죠?) 조정해보는 것도 좋은 방법 같아요. (ex, 뒤로 1024 cycle 배치)

다음 링크에서 "Sample Data Depth" 를 검색하셔서 읽어보셔요. (문서가 가장 정확하죠?)

https://docs.xilinx.com/v/u/en-US/pg172-ila

남은 질문은 답변으로 다시 남겨주시면, 다시 이해를 해보겠습니다.

즐공하세요 :)