인프런 커뮤니티 질문&답변

thdak20님의 프로필 이미지
thdak20

작성한 질문수

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 2장] Testbench 와 DUT (Design Under Test) 란?

./build 에러 관련 질문드립니다.

작성

·

451

1

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
 

 

 

안녕하세요. 그동안 바뻐서 못듣다가 다시 듣기시작했는데

저번까지 잘되던 빌드가 다시 와서 하려고하니까 안되네용

kkm32160126@DESKTOP-NT884HJ:~/Matbi_VerilogHDL_Season1/chapter_2$ source /mnt/d/vivado/vivado/2020.2/settings64.sh

kkm32160126@DESKTOP-NT884HJ:~/Matbi_VerilogHDL_Season1/chapter_2$ ./build

WARNING: [XSIM 43-3479] Unable to increase the current process stack size.

INFO: [VRFC 10-2263] Analyzing Verilog file "/home/kkm32160126/Matbi_VerilogHDL_Season1/chapter_2/tb_clock_generator.v" into library work

INFO: [VRFC 10-311] analyzing module tb_clock_generator

INFO: [VRFC 10-2263] Analyzing Verilog file "/home/kkm32160126/Matbi_VerilogHDL_Season1/chapter_2/clock_gating_model.v" into library work

INFO: [VRFC 10-311] analyzing module clock_gating_model

ERROR: [VRFC 10-4982] syntax error near '{' [/home/kkm32160126/Matbi_VerilogHDL_Season1/chapter_2/clock_gating_model.v:21]

Vivado Simulator 2020.2

Copyright 1986-1999, 2001-2020 Xilinx, Inc. All Rights Reserved.

Running: /mnt/d/vivado/Vivado/2020.2/bin/unwrapped/lnx64.o/xelab tb_clock_generator -debug wave -s tb_clock_generator

Multi-threading is on. Using 2 slave threads.

ERROR: [XSIM 43-3225] Cannot find design unit work.tb_clock_generator in library work located at xsim.dir/work.

ERROR: Please check the snapshot name which is created during 'xelab',the current snapshot name "xsim.dir/tb_clock_generator/xsimk" does not exist

 

답변 1

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

syntax error 같은데 코드 확인 부탁드려요. 

찾기 어려우시면, 제공해드린 코드와 비교해보세요. :)

=====================================================================

thdak20님의 프로필 이미지
thdak20

작성한 질문수

질문하기