-
카테고리
-
세부 분야
반도체
-
해결 여부
미해결
8강 AXI4-Lite 수강 중 입니다. Launch Hardware 진행시 작동이 안됩니다 ㅠ
24.06.20 23:27 작성 조회수 56
1
안녕하세요 맛비님.
FPGA 8장 실습을 진행하고 있습니다.
환경은 아래와 같습니다.
보드: ZYBO Z7-20
VIVADO: 2024.01
VITIS: Classic 2024.01
2022.01 이후 버젼 main.c 코드를 적용하여 사용했습니다.
Makefile에 Code 붙여넣기도 해서 Build 진행시 이상없구요.
Terminal 연결해서 UART 붙는 것 까지는 됐습니다만.. Launch Hardware 진행 후 UART창에서 아무 커맨드가 나오지 않는 현상이 지속됩니다..
프로젝트, 파일 명도 맛비님 강의랑 동일하게 진행했는데 이유가 뭔지 모르겠네요..
관련 증상에 대해 아시는 부분 있으면 답변 부탁드립니다.
![course-thumbnail](https://cdn.inflearn.com/public/courses/326697/cover/c6b237e2-2180-40e2-9a1b-bad14762da82/326697-eng.png?w=240)
설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
[FPGA 8장 실습 개정 2] 2022.1 이후버전 사용하시면, 실습하는 과정은 이 영상을 따라해주세요 !!!
강의실 바로가기
답변을 작성해보세요.
0
설계독학맛비
지식공유자2024.06.21
안녕하세요 🙂
8장 이전에 4장에서 UART 를 Test 하는 Lab 이 있습니다.
그 lab 은 성공하셨을까요?
build 가 성공적으로 되면 잘 되어야 할 것 같아요.
4장 성공했는데, 8장은 UART 가 안나온다 하시면..
빌드까지 하시고 Launch 까지 하셨는데 원인은 잘 모르겠네요.
버전을 맞춰주시는게 좋을 것 같습니다. 2022.1 추천드립니다.
![yhd88님의 프로필](https://cdn.inflearn.com/public/main/profile/default_profile.png?w=48)
yhd88
질문자2024.06.23
안녕하세요 맛비님
4장 실습은 정상동작 확인하였습니다.
근데 8장 UART부분 2022.1 기준으로 진행했는데 빌드랑 Launch까지는 정상적으로 되는데 UART부분이 계속 출력이 안나오네요 ㅠㅠ
![yhd88님의 프로필](https://cdn.inflearn.com/public/main/profile/default_profile.png?w=48)
yhd88
질문자2024.06.23
안녕하세요 맛비님
VIVADO project 및 XDC파일은 맛비님이 올려주신 파일로 진행 후 VITIS에서 프로젝트 생성 후 보드에 Writing하니까 제대로 동작하네요..ㅎㅎ
VIVADO에서 XDC 생성하는 과정에서 제대로 bit stream이 생성되지 않은것인지... 의문스럽지만 실행은 잘 됩니다! 감사합니다 ㅎㅎ
설계독학맛비
지식공유자2024.06.23
음.. 차이점이 어떤게 있을지 잘 모르겠네요.
폴더 혹은 파일 diff 가 가능하시니까 기회되실때 차이점을 알고 가시는 것도 좋을 것 같아요.
즐공하세요 🙂
답변 1