설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

4. 제공하는 실습파일 및 실행 환경에 대해 알아보아요. (수강자분들에게만 공유드려요~)

6. [HDL 1장] Testbench 에서 Clock 생성하기 ( Clock 이 없는 디지털 회로 설계를 논하지 말라. )

7. [HDL 2장] Testbench 와 DUT (Design Under Test) 란?

8. [HDL 3장] Testbench 에서 Reset 만들기 (Reset 이 없다면 의도치 않은 결과 값을 만들어 냅니다. 중요한 신호죠!)

9. [HDL 4장] 저장을 위한 기본 로직! D FilpFlop 을 이해하기 (Latch 를 만들면 안돼요! Flip Flop 을 만드셔야 합니다.)

10. [HDL 5장] D FlipFlop 과 Reset 실습 (Reset 의 중요성은 여러번 말해도 됩니다.)

11. [HDL 6장] 반도체 설계에서 말하는 HW 와 Logic 대해 이해해보기 (feat Combinational Logic 살짝..)

12. [HDL 7장] Combinational Logic 이해하기 (4칙연산 실습. 여러분이 설계하는 디지털로직의 99.99% 는 Combinational + Sequential Logic 입니다.)

13. [HDL 8장] Overflow 를 이해하고 최적의 bit 설정하기 (왜 갑자기 값이 0 으로 돌아가지..?)

14. [HDL 9장] Signed / Unsigned 를 이해하고 연산 실수를 피해보기 (내가 원한 결과 값이 안나와..ㅠㅠ)

15. [HDL 10장] 설계능력 향상을 위한 Counter 제대로 이해해보기 (이론편) - (카운터만 제대로 이해해도 어중간한 설계 신입보다 훌륭합니다!)

16. [HDL 11장] 설계능력 향상을 위한 Counter 제대로 이해해보기 (실습편)

17. [HDL 12장] HW 가속기의 비밀인 Pipeline 을 이해해보기 (기초편) - ( 병렬처리는 기본이고, HW 가 빠른 이유 하나더~!!)

18. [HDL 13장] HW 가속기의 비밀인 Pipeline 을 이해해보자 (이론편)

19. [HDL 14장] HW 가속기의 비밀인 Pipeline 을 이해해보자 (실습편)

20. [HDL 15장] HW 의 동작을 제어하는 FSM 을 이해해보자. (이론편) - (원리만 깨달으면 자판기, 시계는 금방 설계합니다.)

21. [HDL 16장] HW 의 동작을 제어하는 FSM 을 이해해보자. (실습편)

22. [HDL 17장] HW 의 동작을 제어하는 FSM 을 이해해보자. (실습응용편)

23. [HDL 18장] 비메모리 설계 엔지니어가 알고 있어야하는 Memory 의 종류와 특징을 이해해보자.

24. [HDL 19장] Internal Memory Interface 에 대해 이해해보자 (FPGA 의 BRAM 을 이해하기 - 이론편)

25. [HDL 20장] Internal Memory Interface 에 대해 이해해보자 (FPGA 의 BRAM 을 이해하기 - 실습편)

26. 앞으로 무엇을 공부해야 하나요?

27. 여러분들은 "비메모리 반도체 설계 엔지니어" 입니다. 현업에서 만나요.

28. [쉬어가기 1장] 비메모리 설계 (Verilog HDL) 를 배우면 할 수 있는 일은 무엇일까요?! (삼성채용공고 살펴보기)

29. [쉬어가기 2장] AI Inference Accelerator 의 승자는 누구일까 GPU, NPU, FPGA 의 현주소를 알아보자

32. [쉬어가기 5장] 비메모리 설계를 위한 커리큘럼?? 커리어 패스?? 지식?? (정답은 없습니다 ^^)

34. [쉬어가기 7장] Timing Diagram 손으로 그리지 마세요... (WaveDrom Tutorial)

35. [쉬어가기 8장] Verilog HDL 문제은행!! HDLBits 를 해보자.

36. [쉬어가기 9장] Verilog HDL 코드의 Schematic 을 확인해보자!

37. [Verilog HDL/FPGA 외전1 - 시계만들기] Matbi Watch 실습파일 (수강자분들에게만 공유드려요~)

39. [Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 1. 1초 만들기

40. [Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 2. 시,분,초 만들기 - Part1

41. [Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 2. 시,분,초 만들기 - Part2

42. [Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3. FPGA 에 올려서 확인하자!

43. [Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 4. Hackster.io 에 등록하기 (포트폴리오도 관리하고 전세계 사람들과 공유해요)