인프런 커뮤니티 질문&답변
작성한 질문수
interconnect bus
작성
·
336
1
=================
현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)
강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)
이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)
개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..
글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)
서로 예의를 지키며 존중하는 문화를 만들어가요.
질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )
먼저 유사한 질문이 있었는지 검색해보세요.
잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
==================
SoC on-chip-interconnect bus는 시스템 전체 퍼포먼스에 큰 영향을 주며, 이를 설계/검증하는 것은 매우 어려운 일이라고 하셨습니다.
AXI 인터페이스는 정해진 규약대로 설계됩니다. interconnect bus만 따로 설계하는 전문가가 있다면, 그들이 추가적으로 최적화하고 설계하는 부분은 어떤게 있는지 keyword를 알 수 있을까요?
고민해본 바로는 SoC내엔 수많은 IP가 있고, 그것은 제품마다 다르기 때문에 각 상황에 어떤 IF를 사용하고, 파라미터들을 어떻게 설정하고, 각 IP들을 어떻게 배치할지 결정하는 것. 이런 것들이 있을 것 같습니다.
감사합니다.
답변 2
0
안녕하세요 :)
SoC 내부에는 NoC (Network on Chip) 이라고 하는 Interconnect, Bus 라고 하는 IP 가 존재합니다.
알고계신 내용들이 있고요.
제가 강의에서 다루지 못했던, Bus priority, Exclusive atomic access 등등 더 파고 들어가실 것들이 있을 것 같아요. Bus 와 거리는 있지만 cache 에 대해서도 공부하시면 도움이 되실꺼에요.
즐공하세요 :)
0
로 bus를 설계하고 특정한 요구사항에 맞게 최적화할 수도 있습니다. 그러나 대부분의 경우에는 AXI 인터페이스를 사용하여 interconnect bus를 설계합니다.
AXI(Accelerator Coherency Port for Interfaces)는 ARM 사의 IP(Intellectual Property)로, ARM 프로세서와 주변장치 간의 통신을 위한 표준화된 인터페이스 규약입니다. AXI는 주로 SoC(System on Chip)에서 여러 개의 주변장치가 데이터를 주고받을 때 사용됩니다.
AXI는 주로 성능, 효율성 및 일관성을 고려하여 설계됩니다. AXI 버스의 기본 구성요소는 다음과 같습니다.
마스터(Master): 주변 장치나 칩 내의 다른 주변장치와 통신하는 주체입니다. 메모리 읽기/쓰기 명령을 생성하고 이를 AXI 버스에 전송합니다.
슬레이브(Slave): 주변장치가 마스터로부터 명령을 받고, 데이터를 읽거나 쓰는 역할을 합니다.
주소(Address): 마스터가 목적지 장치의 주소를 지정합니다.
데이터(Data): 읽기 또는 쓰기 작업에 사용되는 데이터입니다.
제어(Control): 읽기, 쓰기 등의 동작을 제어하는 신호입니다.
AXI 인터페이스는 주변장치와 메모리 간의 통신을 효율적으로 처리하기 위해 명령과 데이터를 분리하고, 고속 네트워크로 데이터를 전송하는 방식을 채택하고 있습니다.
따라서, interconnect bus를 설계할 때에는 AXI 인터페이스 규격을 따르면서 성능, 효율성, 일관성 등을 고려하여 설계해야 합니다.
더 자세한 내용은 ARM의 AXI 인터페이스 규격 문서를 참고하시면 도움이 될 것입니다.