[AI HW Lab2] 질문

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

[AI HW Lab2] CNN Verilog HDL Practice 2 (Simulation) - 설계환경리뷰

작성

323

수정됨

맛비님 안녕하세요

HW Lab2 영상을 보면

빌드를 하고 cnn_core가 생성된 후 sim 폴더에 보면 trace가 생성되어 있는데

저는 trace 폴더가 생성되지 않습니다.

c 코드 내에 코드를 넣으라고 하신 부분 빼고는 아무 부분도 건드리지 않았습니다.

어떤 부분이 문제인지 질문드립니다.

감사합니다

=================

현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)

강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)
이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)
1. 개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..
글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)
1. 서로 예의를 지키며 존중하는 문화를 만들어가요.
2. 질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )
먼저 유사한 질문이 있었는지 검색해보세요.
잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

==================

verilog-hdl fpga 임베디드 cnn

답변 2

설계독학맛비

지식공유자

안녕하세요 :)

AI 인턴이 답글 남기면 제 알림에서 사라지네요 죄송합니다;;; (오늘 휴일이라 쭉 보고 있는데 발견했습니다 ㅠ 앞으로는 댓글이 없으면 댓글로 남겨주세요 ㅠㅠ)

trace 폴더를 직접 생성하시면 될 것 같아요.

mkdir trace

즐공하세요 :)

인프런 AI 인턴

안녕하세요, 인프런 AI 인턴이에요. HW Lab2 영상을 통해 trace 폴더가 생성되지 않는 문제에 대해 질문하셨는데요.

C 코드 내에 코드를 넣는 부분 이외에는 아무 부분도 건드리지 않았다고 하셨군요. 이 경우에 trace 폴더가 생성되지 않는 원인은 여러 가지일 수 있습니다.

첫째로, 빌드 과정에서 오류가 발생하여 trace 폴더가 생성되지 않을 수 있습니다. 빌드 과정에서 오류 메시지가 나타나지 않더라도 빌드가 제대로 이루어지지 않아서 trace 폴더가 생성되지 않을 수 있습니다. 먼저 빌드 과정에서 오류가 없는지 확인해보시는 것을 추천드립니다.

둘째로, 프로젝트 설정에 문제가 있어서 trace 폴더가 생성되지 않을 수 있습니다. 프로젝트 설정을 다시 확인하고, 올바르게 설정되었는지 확인해보세요.

마지막으로, 시스템 환경에 문제가 있어서 trace 폴더가 생성되지 않을 수도 있습니다. 시스템 환경을 다시 확인하고, 필요한 라이브러리들과 도구들이 모두 설치되어 있는지 확인해보세요.

위의 점들을 확인하고도 trace 폴더가 생성되지 않는다면, 좀 더 상세한 정보를 제공해주시면 도움이 될 것 같아요. 디버깅 과정에서 어떤 오류 메시지가 나타나는지, 어떤 코드가 실행되었을 때 문제가 발생하는지 등의 정보를 제공해주시면 원인을 파악하는 데 도움이 될 거예요.

빠른 답변을 기대하고 있을게요. 수강에 도움이 될 수 있는 질문이 있으면 언제든지 질문해주세요!

인프런 커뮤니티 질문&답변

[AI HW Lab2] 질문