인프런 커뮤니티 질문&답변

jwbaek님의 프로필 이미지
jwbaek

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

여러분들은 "비메모리 반도체 설계 엔지니어" 입니다. 현업에서 만나요.

RTL analysis와 관련해서....

작성

·

822

·

수정됨

1

강의와는 조금 벗어난 질문이라 드리기가 조심스럽지만, 디버깅 과정에서 너무 답답하여 맛비님께 질문드립니다.

RTL anlysis를 통해서 schematic이 제대로 생성되었는지 확인하였는데,

다음 synthesis 과정에서 constraint wizard로 적절히 파일을 생성해준 다음 synthesis를 진행하였습니다.

그런데 error와 warning은 없는데 schematic이나 utilization 정보를 보면 터무니 없는 정보들이 나옵니다.

혹시 어떤 부분을 확인하면 도움이 될까요?

제가 vivado 관련 기본 개념들이 너무 없어서 막히는 부분이 많은 것 같습니다.

답변 1

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

사정은 이해가 되나, 답변은 양해 부탁드립니다.ㅠ

해드리고 싶은 이야기는 (읽어보셨겠지만) error 메세지를 보고 해결하셔야 할 것 같아요.

원래 실무도 그렇게 합니다. (제 강의도 그냥 된건 아니라는 뜻이죠.. ㅠ 무수히 많은 에러 수정 과정을 거쳐서 만들었어요)

image

즐공하세요 :)

jwbaek님의 프로필 이미지
jwbaek

작성한 질문수

질문하기