작성한 질문수
설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
[FPGA 10장] FSM 기본코어 IDLE -> RUN -> DONE 모듈을 FPGA 에 올려보기 HW Sleep 함수 구현 (PS <-> PL 간의 통신 방법 익히기2) - 실습편
해결된 질문
작성
·
453
1
안녕하세요 맛비님!
FPGA 10강을 수강하던 중 질문사항이 생겨 문의드립니다!
보드에 설계를 올린 후 read 과정에서 reg0에 100MHz 값을 넣었기 때문에 reg0 만 read 하신걸로 알고있는데,
실습을 따라하던 중, reg1,2,3 값이 궁금하여 read 해보았는데 아래와 같은 값을 읽어왔습니다.
혹시 이 값들은 무엇을 의미하는건지, 아무것도 저장을 하지 않았다면 왜 reg1 에만 5라는 값이 저장되어있던건지 궁금합니다!
답변 1
0
안녕하세요 :)
HW 코드를 보시면 답이 될 것 같아요.
1 번부분에는 reg 가 없습니다. SW 에서 값을 쓸 수 없죠.
1번은 상태를 나타내고요.
5 라고 하셨으니까, 2'b101 이겠네요.
r_done 이 나왔고, idle 인상태입니다.
즐공하세요 :)
이해했습니다
항상 친절한 답변 감사해요!! :)
이해했습니다
항상 친절한 답변 감사해요!! :)