인프런 커뮤니티 질문&답변

happyos2000님의 프로필 이미지
happyos2000

작성한 질문수

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 5장] D FlipFlop 과 Reset 실습 질문

해결된 질문

작성

·

259

1

[HDL 5장] D FlipFlop 과 Reset 실습에서,

hierarchy를 보면 reg clk; 이랑 reg clk_enable; 을 AND gate로 연산자로 계산했는데, 코드에서 비트연산자 &가 아님 논리 연산자 &&를 상용한 이유를 알 수 있을까요?

답변 1

1

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

말씀하신 것 처럼 & (and) 를 사용하셔도 됩니다.

1 bit 이기 때문이고요. 두개의 결과는 같습니다.

multi bit 라면 이야기는 달라집니다.

즐공하세요 :)

happyos2000님의 프로필 이미지
happyos2000

작성한 질문수

질문하기