인프런 커뮤니티 질문&답변

이동훈님의 프로필 이미지
이동훈

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

AXI4-lite interface

해결된 질문

작성

·

382

1

- 강의 내용외의 개인 질문은 받지 않아요 (개별 과제, 고민 상담 등..)
- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

 

안녕하세요 AXI4 interface 코드에서 궁금한 부분이 있어 질문드립니다.

  1. 아래 두 코드는 Write Address Valid 신호가 1이 되었을 때 Write할 준비가 되어있다면

1) Write Address Ready 신호를 1로 변경. wa_en 신호를 1로 변경

2) Write Address Data를 Latching

같은 조건인데 둘로 나눠져 있는 것 같습니다.

다른 신호들도 비슷하게 작성되있는 것 같은데 굳이 둘로 나눠서 동작하는 이유가 있나요??

1)

2)

 

 

  1. aw_en 값이 1이면 Write가 가능한 상태라고 이해하면 될까요??

답변 1

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

Q1. 다른 신호들도 비슷하게 작성되있는 것 같은데 굳이 둘로 나눠서 동작하는 이유가 있나요??

말씀해주신 것처럼 합쳐도 문제 없어보입니다. 코딩 스타일의 차이로 보여지네요. (정답은 없습니다.)

Q2. aw_en 값이 1이면 Write가 가능한 상태라고 이해하면 될까요??

코드에 있는 내용 제가 해석하기로는, 한번의 write addr 만 받겠다. 즉 한번의 AXI Write (Transaction) 가 끝나기 전까지 연속해서 추가 Write addr 를 받지 않겠다. 로 해석됩니다.

 

즐공하세요 :)

이동훈님의 프로필 이미지
이동훈
질문자

감사합니다!

 

이동훈님의 프로필 이미지
이동훈

작성한 질문수

질문하기