true_sync_dpbram.v

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

작성

216

안녕하세요. (너무나도 상세하고 친절한 질의응답 늘 감사드립니다.)

Lecture Resource로 제공받았던 Source Code File을 조금 더 직접 구현하는 방향에서 분석해보고 있습니다.

그런데 그 와중에, 어, 내가 BRAM을 사용하고자 하는데, 이 BRAM은 어디서 불러오지? 를 보다가 2가지 궁금증이 생겼습니다.

[1] true_sync_dpbram.v 파일

이 파일은 '수업을 통해 제공받았었'는데, 만약 제공받지 않았었으면, 어떻게 접근해서 이 파일을 생성했어야 하나요?

코드를 살펴보니 'sync sram의 구조랑 같구나' 싶으면서도, 그렇다고 모든 코드를 작성할 수 있었을 것 같지 않습니다.

즉, 실습 파일이 없었으면, 이걸 어떻게 처리했어야 하는지가 궁금합니다. 어디서 이 파일을 구하셨나요?

[2] 오개념 점검

여기서 bram을 검색했다가, bram이 없는 것을 확인하였습니다.

그래서, 어? ip로 불러올 수 있는게 ps영역만이었나? 하면서 이 부분 개념을 점검하고 있는데

[2]는 독립적 질문이 아닌, [1]과 연관된 질문으로 봐주시면 좋을 것 같습니다. 

왜 add IP에서 BRAM을 호출할 수 없나요? 

감사합니다.

답변 2

질문자

2022. 07. 21. 20:15

확인했습니다.

[1] 와 ... Lauguage Templates 라는 기능이 있네요.

우선 모르는 부분 있으면, 본 블로그부터 흐름 따라가면서 더 찾아볼 수 있도록 하겠습니다.

[2] 넵. 말씀주신 Privitive cell 이라는 개념으로 공부해볼 수 있도록 하겠습니다.

아직 이 부분에서 개념이 잡히지 않은 것 같습니다.

질문에 답변해주시는 것을 당연하게 여기지 않고, 매우 감사히 여기고 있습니다.

다만 코드를 복붙해서 사용할때와 설계에 대한 생각을 할때의 사고적인 부분이라 생각해 여쭤봤었습니다. (고수님들의 사고방식을 따라가려면 공부해야 할 게 많을 것 같습니다.ㅎㅎ)

조금 더 신중하고, 적은 횟수로, 적합한 내용만 여쭤볼 수 있도록 하겠습니다. 감사합니다! (꾸벅)

+ 이 글도 다시한번 읽고 왔습니다 ... ㅎㅎ https://www.inflearn.com/news/312951

지식공유자

2022. 07. 21. 21:22

이해 감사드립니다. :)

본인의 능력을 믿으셔요!

지식공유자

2022. 07. 21. 19:55

안녕하세요 :)

충분한 search 및 생각 이후에 질문을 부탁드릴께요 (10분도 안되서 여러개가 달리니까...) + 강의 관련 질문만.. 부탁... (ㅠ.ㅠ)

[1] true_sync_dpbram.v 파일

방법은 어찌보면 여러가지 인데, (궁금하시면 구글링 해보기)

링크가 오류가 있네요;; 이렇게 찾아서 보셔요.

[2] 오개념 점검

IP 가 없음으로 호출이 불가합니다!!! (당연한 이야기 이죠..?)

IP 와 Primitive cell 을 구분지으시면 될 것 같아요. (구글링 해보기)

즐공하세요 :)

인프런 커뮤니티 질문&답변