해결된 질문
작성
·
452
1
답변 2
1
먼저 빠른 답변 감사드립니다.
답변해주신 내용이 맞았네요.
링커스크립트에서 default로 할당한 heap 영역의 크기가 너무 작아서 DDR에 할당하지 못하고 RAM으로 밀려난 듯 합니다. (왜 되는지(?)에 대한 이유인것 같기도...)
해당 부분 수정해주니 정상적으로 heap 영역에 allocate되네요.
(Verilog HDL 수강하지 않는데 링크는 들어가졌습니다.)
19장 강의에 잘 설명해주셨는데 괜한 질문을... 감사합니다 (_ _)
0
안녕하세요 :)
해당 질문을 물어보실 수 있다니.... 실력자...?!
제가 제대로 이해했는지 모르겠는데요. 해당 이슈는 Mem alloc size 의 문제에서 발생하지 않았을까...? 하는 느낌이 듭니다.
먼저 16장 영상에 mem alloc 의 버그가 있었습니다.
Verilog HDL 수강중이시면 해당 링크 보이실 수 있는데요.
위 링크 내용을 정리하면 16장 영상에서 vitis 의 default mem alloc size 를 사용중이고, 실제 SW 는 이보다 큰 영역을 사용중이었다. 결국 버그입니다.
19장에서 해당 내용을 다뤘고요.
19장의 10:50 구간을 보신 이후에, 적용하셔서 다시 Test 부탁드려도 될까요?
HW 엔지니어라 이쪽 부분에는 조금? (많이) 약합니다.
즐공하세요 :)
된다니 다행이네요.
즐공하셔요 :)