인프런 커뮤니티 질문&답변

wldbsghks1212님의 프로필 이미지
wldbsghks1212

작성한 질문수

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 14장] HW 가속기의 비밀인 Pipeline 을 이해해보자 (실습편)

vaild신호 Concatenation문법 질문이요

작성

·

240

2

Conacatenation 에서 비트를 묶는다는게
 
(reset)
r_vaild=0,0,0, i_vaild=0
(posedge clk)
r_vaild[1:0]=0,0 + i_vaild=1 -> r_vaild=[0,0,1] o_vaild=r_vaild[2]=0
(posedge clk)
r_vaild[1:0]=0,1 + i_vaild=1 -> r_vaild=[0,1,1] o_vaild=r_vaild[2]=0
(posedge clk)
r_vaild[1:0]=1,1 + i_vaild=1 -> r_vaild=[1,1,1] o_vaild=r_vaild[2]=1
. . .
요런 연산을 하는건가요..?
verilog-hdlfpga임베디드

답변 1

1

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

다음 링크 참고 부탁드립니다. (자주 여쭤보는거라, 링크로 드립니다.)

https://aifpga.tistory.com/entry/Verilog-HDL-QA-008-vaild%EC%8B%A0%ED%98%B8-Concatenation%EB%AC%B8%EB%B2%95-%EC%A7%88%EB%AC%B8

즐공하세요 :)

wldbsghks1212님의 프로필 이미지
wldbsghks1212

작성한 질문수

전체 Q&A
질문하기