인프런 커뮤니티 질문&답변

지루한 까치님의 프로필 이미지
지루한 까치

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 8장] HW IP 를 제어하기 위한 AXI4-Lite Interface 이해하기 - 실습편 (HW Debug 를 위한 ILA 사용)

PS 를 통한 PL 제어, 상태 확인까지!!

해결된 질문

작성

·

904

1

너무 신기합니다!! 맛비님... 대박이에요..

그러던 중 급 궁금한 점이 생겨서 질문드립니다!

이렇게 PS를 통해 PL제어와 상태확인의 방법으로 FPGA를 이용한 IP 검증도 이루어지는 건가요??

아니면 IP 설계를 검증하는 방법은 아예 다른건가요??

답변 2

1

감사합니다!!

1

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)
벌써 8장까지!!!!

PS 와 PL 은 Zynq 에 있는 개념이구요.

Zynq 가 아닌, 다른 FPGA 에는 PS 가 없어요.

그러면 PS 의 역할을 누가 하느냐, 바로 PC 가 해요.

PC 와 FPGA 는 다양한 I/F 를 사용해서 연결하는데, 예를들면, Jtag, PCIe 같은 I/F 를 사용합니다. (용어를 모르시면 검색)

"현업에서 검증하는 방법을 PS 대신 PC 로 치환하셔서 이해하셔도 무방합니다."

이렇게 PS를 통해 PL제어와 상태확인의 방법으로 FPGA를 이용한 IP 검증도 이루어지는 건가요??

아니면 IP 설계를 검증하는 방법은 아예 다른건가요??

네, 다음과 같은 방법으로 검증해요. (회사마다 약간의 차이는 있겠지만)

1차 검증은 Simulation 을 통해서 하지만, 어느정도 검증이 되었다면 직접 FPGA 에 올려서 검증을 하구요.  영상에서 소개해드린 방법으로 검증을 합니다. PS 의 결과 == PL 의 결과가 같아야 겠죠? 

즐공하세요 :)

지루한 까치님의 프로필 이미지
지루한 까치

작성한 질문수

질문하기