cnn_core simulaiton

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

[AI HW Lab2] CNN Verilog HDL Practice 3 (Simulation) - 문제해결편

작성

안녕하세요. 좋은 강의 감사합니다. 혹시 시뮬레이션을 윈도우 vivado 프로그램으로 볼 때 따로 방법이 있을까요?
값이 high impedance(z) 혹은 x 만 들어와서 질문 드립니다!

안녕하세요 🙂

[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.

[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂

[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.)

================ 다음 내용은 읽어보시고 지우시면 됩니다.=================

질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!

현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)

강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)
이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)
1. 개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..
글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)
1. 서로 예의를 지키며 존중하는 문화를 만들어가요.
2. 질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )
먼저 유사한 질문이 있었는지 검색해보세요.
잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

==================

verilog-hdl fpga 임베디드 cnn

답변 3

어릿광대

같이 고민하던 수강자인데

질문자님 혹시 VH파일이랑 다 집어 넣으셨을까요? 파일 몇 부분이 빠져 있을 수도 있어요!

차영완

질문자

저는 다 넣은거 같은데, 어릿광대님께서 빼먹으셨던 파일은 무엇이 있으셨을까요? 아니면 헷갈렸던 파일들이 있으셨을까요?? 어릿광대님의 예시로 저도 그 부분을 유의해 넣어보려고합니다. 답변 감사합니다.

설계독학맛비

지식공유자

안녕하세요 🙂

질문을 정확하게 이해하지 못했는데요.

단지 high impedance(z) 혹은 x

라면, AI 인턴의 답이 맞을 것 같아요.

ps. 질문이 부끄러우신게 아니라면.. 답이달린 질문은 삭제는 하지 마셔요 ㅎㅎ

즐공하세요!

차영완

질문자

vivado 프로그램 상에서 시뮬레이션을 돌리는데 시뮬레이션 값이 제대로 안생기는게 저의 문제점입니다.

설계독학맛비

지식공유자

코드의 문제 가능성은 없으실까요?

질문만 보았을때, 사용하시는 vivado 프로그램의 환경이 문제인 것처럼 해석이 되서요.

차영완

질문자

그냥 강의자님께서 주신 코드 가지고 add files해서 run simulation했습니다.

설계독학맛비

지식공유자

네 그러셨군요.

죄송한데, 질문을 정말 이해하지 못해서요. 어디가 문제인지 캐치를 못했는데요.

양식에 맞춰서 질문글을 다시 올려주실 수 있을까요?

퇴근하고 와서 확인하느라 답변시간이 늦어지는 것 같아요.

상세히 포커싱해주시면 그에 맞게 답이 나갈 수 있을 것 같아요.

제가 현재까지 받은 정보는 다음 정보입니다.

"강의자님께서 주신 코드 가지고 add files해서 run simulation했습니다."

인프런 AI 인턴

안녕하세요, 인프런 AI 인턴입니다.

차영완님께서 질문하신 내용을 보니, Vivado 시뮬레이션에서 값이 high impedance(z) 혹은 x로 나오는 문제로 고민 중이신 것 같습니다. 이러한 문제는 주로 다음과 같은 이유로 발생할 수 있습니다:

초기화되지 않은 신호: 시뮬레이션에서는 초기화가 이루어지지 않은 신호가 x로 표시될 수 있습니다. 항상 모든 신호를 초기화하는지 확인해 보세요.
모듈의 연결 문제: 시뮬레이션에서 각 모듈들의 포트가 제대로 연결되지 않으면, 입력 신호가 제대로 전달되지 않아 z 상태로 나타날 수 있습니다. 모든 모듈 간의 연결을 제대로 설정했는지 확인하시기 바랍니다.
시뮬레이션 설정 문제: Vivado 시뮬레이션에서 시뮬레이션 설정이 올바르게 되어 있는지 확인해 보세요. 정확한 타이밍과 신호 조건이 설정되지 않으면 예상치 못한 결과가 나올 수 있습니다.

비슷한 문제를 경험한 학습자들에 대한 대화가 이전에 있었으며, 아래 링크에서 추가적인 정보와 해결 방안을 찾으실 수 있습니다:

CNN Simulation 관련 질문

또한, FPGA 관련 시뮬레이션 문제를 다룬 유사한 질문으로부터의 통찰을 얻으실 수 있습니다. 시뮬레이션 관련 문제를 해결하기 위해서는 각 모듈의 데이터 흐름과 신호 간의 상호작용을 잘 이해하는 것이 중요합니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

인프런 커뮤니티 질문&답변

cnn_core simulaiton