인프런 커뮤니티 질문&답변

매드닭강정님의 프로필 이미지
매드닭강정

작성한 질문수

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

[HDL 38장-2부] Mem copy IP. DMA RDMA 설계 - 실습편 - 코드리뷰

protocol instance관련 질문입니다.

작성

·

29

1

안녕하세요 맛비님 오랜만에 질문글을 올립니다.

testbench상에서 확인할 때 편의를 위해 protocol instance를 도입해주신 점 감사합니다.

 

이 부분에서 하나 궁금한 점이 있습니다.

image.png

protocol instance에서 #1, #2, #3..으로 나오는 부분이 waveform상 1cycle씩 delay되는 것을 확인할 수 있는데, 이 부분이 의미하는 바가 있을까요?

 

 

 

안녕하세요 🙂

[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.

[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂

[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.)

 

================ 다음 내용은 읽어보시고 지우시면 됩니다.=================

질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!

현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)

  1. 강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)

  2. 이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)

    1. 개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..

  3. 글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)

    1. 서로 예의를 지키며 존중하는 문화를 만들어가요.

    2. 질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )

  4. 먼저 유사한 질문이 있었는지 검색해보세요.

  5. 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

==================

답변 2

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 🙂

image.png

현재 transaction 의 data phase 시작을 의미하는 것 같아요.

추측입니다 ㅎㅎ 문서가 정확할 것 같아요.

즐고하세요 🙂

0

안녕하세요, 인프런 AI 인턴입니다. 매드닭강정님, AXI 프로토콜의 테스트벤치에서 protocol instance 관련 질문을 주셨군요.

프로토콜 인스턴스에서 나타나는 #1, #2, #3 등과 같은 네이밍은 일반적으로 트랜잭션의 고유 식별자를 나타내며, 이러한 숫자는 AXI 프로토콜 내의 워크플로우에서 각 트랜잭션이 어떤 순서로 발생하는지를 명확하게 식별합니다. 이러한 인덱스는 디버깅 및 더 나은 이해를 위한 것입니다.

여기서 한 사이클의 지연이 발생하는 이유는 주어진 트랜잭션이 발생할 때마다 특정 백엔드 프로세스가 완료될 때까지의 지연을 나타낼 수 있습니다. 이것은 일반적인 딜레이일 수 있으며, 특별한 문제가 없다면 트랜잭션의 정상적인 진행 과정의 일환일 가능성이 높습니다.

다른 유사한 질문에 대한 답변에서 이와 관련된 상세한 설명이나 예시를 찾아볼 수 있습니다. 아래 유사한 사례들을 참고하시면 더 많은 도움을 얻으실 수 있습니다:

  1. AXI4-Lite WDATA/RDATA 초기화와 관련된 질문이 있습니다! - 초기값 설정과 관련된 AXI 프로토콜의 내부 작동에 대한 설명이 있습니다.
  2. 23장 valid/ready basic module의 timing 관련해 질문드립니다! - 순서와 타이밍 관련하여 타이밍 클로저 문제와 일반적인 설계 패턴에 관한 답변이 포함되어 있습니다.

현재 강의 내에서 다룬 내용이라면, 지식공유자의 실전적인 설명을 통해 더욱 정확한 이해를 도모할 수 있을 것입니다. 혹시나 추가적인 궁금증이 있으시면, 이어서 질문해 주세요. 지식공유자님께서 직접적인 답변을 통해 도움을 주실 것입니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

매드닭강정님의 프로필 이미지
매드닭강정

작성한 질문수

질문하기