ip 패키징 질문

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

[AI HW Lab3] CNN Verilog HDL Practice 4 (FPGA)

작성

패키징시 이런 문제들이 뜹니다. 해결책에 대해서 여쭤보고싶습니다.

[IP_Flow 19-11770] Clock interface 's00_axi_aclk' has no FREQ_HZ parameter.

[IP_Flow 19-2187] The Product Guide file is missing.

[IP_Flow 19-11888] Component Definition 'xilinx.com:user:cnn_core_test_ci3_co32_v1_0:1.0 (cnn_core_test_ci3_co32_v1_0_v1_0)': IP description "cnn_core_test_ci3_co32_v1_0_v1_0" is not meaningful: same as name or display name

verilog-hdl fpga 임베디드 cnn

답변 1

차영완

spec : zybo z7 10

[IP_Flow 19-2187] The Product Guide file is missing.

A : file gruop으로 들어가 add file "product guide"추가시 해결.

[IP_Flow 19-11888] Component Definition 'xilinx.com:user:cnn_core_test_ci3_co32_v1_0:1.0 (cnn_core_test_ci3_co32_v1_0_v1_0)': IP description "cnn_core_test_ci3_co32_v1_0_v1_0" is not meaningful: same as name or display name

A : identification -> description : cnn_core_test_ci3_co32_v1_0_v1_0 을 cnn_core_test_ci3_"and"_co32_v1_0_v1_0 로 교체. description 을 더 상세히 적으면 해결.

[IP_Flow 19-11770] Clock interface 's00_axi_aclk' has no FREQ_HZ parameter.

A : Ports and Interfaces -> Clock and Reset Signals 더블클릭 -> s00_axi_aclk 더블클릭 -> parameters -> auto-calculated -> FREQ_HZ를 in (화살표) -> Ok 해결.

설계독학맛비

지식공유자

안녕하세요 🙂

tool 관련해서는.. 저도 답이 없네요.

해결책 남겨주셔서 감사합니다!

인프런 커뮤니티 질문&답변

ip 패키징 질문