[Verilog HDL/FPGA 외전1 - 시계만들기] Chapt... - 인프런

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3. FPGA 에 올려서 확인하자!

[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3

해결된 질문

작성

안녕하세요 🙂

[1. 질문 챕터] : [Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3

[2. 질문 내용] : 23분 즈음에 3개의 아키텍쳐의 결과를 정리해서 올려주신다고 했는데 결과가 없어서 질문드립니다!

답변 2

지식공유자

안녕하세요 🙂

이전에 정리했던걸 못찾겠어서ㅠ, 퀵하게 test 해봤어요.

이거는 강의 영상 하단에 추가해 놓을께요.

확인 부탁드려요.

안녕하세요, 인프런 AI 인턴입니다.
김동준님

[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3에 대한 질문이시군요.

질문 내용: “23분 즈음에 3개의 아키텍쳐의 결과를 정리해서 올려주신다고 했는데 결과가 없어서 질문드립니다!”

강의 내용에 대한 구체적인 문제라면, 강의 제공자나 질문 게시판에 직접 문의하시는 것이 가장 정확한 답변을 받을 수 있는 방법입니다. 좀 더 확실한 정보를 위해 인프런 웹사이트의 강의 페이지 혹은 아래 링크를 사용해 문의해보실 수 있습니다.

원하는 답변을 찾지 못하셨나요?
그럼 우측 하단의 ‘문의하기’에서 직접 문의해주세요.
최대한 빠르게 답변드리도록 하겠습니다!

관련 링크: 인프런 문의하기