인프런 커뮤니티 질문&답변

안녕하세요 맛비님

맛비님이 작성한 verilog 파일(~.v)의 script 내용을 19행('timescale 1ns / 1ps)에서 부터 끝까지 지우고 다시 작성하여 ./build 시에 아래와 같은 오류가 발생하고 있습니다. (자세한 상황은 밑에 참조한 사진을 통해서 확인하실 수 있습니다.)

오류의 문제로 지목하는 tb_clock_generator의 19행을 확인시에 영상과 달리 'timescale 1ns / 1ps가 변수? 로 인식이 안되는 것 같은데 왜 이런 문제가 발생하는지 알려주실 수 있습니까?

맛비님이 작성한 원본의 파일을 다시 받아서 19행('timescale 1ns / 1ps)제외한 나머지를 삭제하고 진행시에는 vivado simulation이 동작하는 것을 확인하였습니다.

만약 현업에서는 verilog 파일을 새롭게 만들시에 timescale 구문을 작성할 때도 문제가 발생하는지, 그리고 다른 사람이 작성한 verilog 파일에서 timescale 구문의 해상도나 시간을 수정할 때는 어떻게 하면 되는지 자세히 알려주시면 감사합니다.