인프런 커뮤니티 질문&답변

Kmmmdq님의 프로필 이미지
Kmmmdq

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

block design 업데이트 관련

작성

·

42

1

안녕하세요,

lab13에서 fsm counter를 조금 변형해보려고 하던 중 겪었습니다.

block design에서 사용자 정의 ip를 사용하고 있고, 그 ip를 수정하면 block design에서 해당 ip를 업데이트 할 수 있습니다.

업데이트 후 create wrapper hdl, synthesis를 하면 에러 메세지로 parameter override가 뜨거나 그전에 수정전 rtl code가 업데이트 되지 않은 경우가 있습니다. 그럴 때마다 wrapper.v와 block design을 삭제 후에 다시 처음부터 만들어서 synthesis를 하는데, update를 확실하게 하는 방법이 있을까요?

답변 1

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 🙂

말씀해주신 upgrade IP 가 IP 를 수정 후 version 을 올리는 과정으로 알고있어요.

찾아보니 tool 버전마다 문서가 따로 존재하긴 하는데, 참고해보시겠어요?

https://docs.amd.com/r/en-US/ug896-vivado-ip/Upgrading-IP

https://docs.amd.com/r/en-US/ug1118-vivado-creating-packaging-custom-ip/Upgrading-Custom-IP

 

 

 

Kmmmdq님의 프로필 이미지
Kmmmdq

작성한 질문수

질문하기