인프런 커뮤니티 질문&답변

네 안녕하세요, 답변 남겨드립니다.

충분히 고민해보시면서 학습하고 계신것이 느껴지는 질문이네요!

1) Area가 클수록 Cost가 비싸고 따라서 Area가 크면 용량이 작다고 설명하셨습니다.

먼저 Area와 용량의 관계에서 "Area가 크다는 것은 각 메모리 Cell의 크기가 크다는 것이고 따라서 더 적은 수의 Cell을 넣을 수 있어 용량이 적음" 으로 이해했고, Area와 Cost의 관계는 Area가 클수록 공정에서 비용이 들어 Cost가 비싼것으로 이해했습니다.

하지만 결론적으로 Area와 용량이 무조건적으로 반비례하는 것에 대한 이해가 잘 되지 않습니다.

-> 이해하고 계신것이 맞습니다. TR의 개수가 많다 -> 하나의 메모리 CELL 크기가 증가한다 -> 같은 area에 대해 용량이 작아진다 -> 같은 용량에 대해서는 area가 커진다 -> area가 커질 수록 단가가 높아진다 -> 즉 TR이 많이 들어갈 수록 용량이 작아질 수 밖에 없거나, 단가가 높아질 수 밖에 없다.

이 흐름 안에서 이해하시면 됩니다.

2) 0이 저장된 상태에서 1을 WRITE

→ 우측 인버터의 출력부분에 0이 저장되어 있을 때, 여기서 WL에 1을 주고 BL에 1을 주면 BL과 인버터가 short되면서 1과 0이 만나게 된다. 이때 BL의 신호 1은 우측 인버터 부분 신호 0이 있으므로 충전되지 않은(또는 매우 적게 충전된) Parastic Cap을 충전시키게 된다. 따라서 상태를 바꾸지 못 할수도 있는데, 이는 그저 BL의 신호 세기를 충분히 높혀주면 되는 부분이다.

라고 이해했는데 맞을까요??

(pdf의 블로그에 들어가보니 접지로 BL의 신호가 흘러서 상태를 바꾸지 못할수도 있다고 되어있어서요 !!)

-> 맞습니다. 신호의 세기를 충분히 높혀준다에서의 전제는 leakage가 없을 때의 이야기입니다. 회로를 설계하는 입장에서는 이상적인 소자를 사용할 것으로 예상하고 Leakage가 없다고 가정하고 설계하므로 저와 같은 논리로 설명이 가능한데, 현실적으로 소자의 크기가 작아지면서 전류가 흐를 수 있죠.

따라서 이렇게 이상적인 부분을 가정하고 설계했을 때 문제가 생긴다면 이 때부터 디버깅을 시작할텐데, 근본적인 이유는 소자가 되는것이고, 여기에 맞춰서 width나 length 비율을 조절하거나 또 다른 회로 테크닉이 힐요하다면 들어가게 됩니다.