작성
·
134
답변 1
0
안녕하세요~
LVDS는 8의 배수로 데이터를 처리합니다.
28bits 이면, 4bits를 dummy로 만들어서 32bits로 데이터를 구성합니다.
-> Vsync, Hsync, DE, Data 24bits = 27bits 아닌가요?
예를 들면 아래와 같이 구성하면 됩니다.
[31] : Vsync
[30] : Hsync
[29] : DE
[28:4] : Data
[4:0] : 0 (dummy)
Clock은 clk_in과 clk_div_in은 clk_in = 4 * clk_div_in 으로 맞추어야 합니다.
clk_in = 525Mhz를 맞추려면, clk_div_in = 525/4 = 131.25 Mhz 를 사용하고,
clk_div_in = 75Mhz를 맞추려면, clk_in = 4*75 = 300 Mhz를 사용합니다.
Data Rate (or fps)에 맞게 Clock을 구현하며 됩니다.
Data Lane은 4-Lane을 사용하면 좋을 것 같습니다.
감사합니다 ~!!