작성한 질문수
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 1. 1초 만들기
24.05.25 00:44 작성
·
162
1
커리큘럼에 있는 실습 자료를 다운받아서 목차를 보았더니 실습 자료와 일치를 하지 않습니다.
어떻게 해야 할까요?
답변 2
0
2024. 05. 25. 20:38
시계 만들기 프로젝트에 관한 자료가 없어서 그렇습니다.
2024. 05. 25. 22:20
아.. 그러셨군요...;;;
시계 프로젝트는 강의 릴리즈 이후에 추가해서, 별도 다운로드가 존재해요.
참고부탁드립니다.
2024. 05. 25. 20:37
안녕하세요 🙂
빨간색 표시한 부분이랑 실습자료 chapter 를 매치해서 봐주시면 될 것 같아요.
커리큘럼에 있는 실습 자료를 다운받아서 목차를 보았더니 실습 자료와 일치를 하지 않습니다. 
2024. 05. 25. 22:20
아.. 그러셨군요...;;;
시계 프로젝트는 강의 릴리즈 이후에 추가해서, 별도 다운로드가 존재해요.
참고부탁드립니다.