작성한 질문수 1
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
해결된 질문
2024. 04. 21. 10:50 작성
·
208
1
안녕하세요 설계독학을 보며 열심히 공부를 하고 있는데요.
원래 비바도를 그냥 사용했을 때는 RTL analysis -> open elaborated design ->schematic
이렇게 누르면 만든 회로의 schematic을 볼 수 있는데 여기서는 그런 네비게이션 바가 안보여서 여기서도
스케매틱을 확인할 수 있는 방법이 있는지 궁금합니다.
답변 1
0
2024. 04. 21. 13:58
안녕하세요 🙂
제 기억에 다음 영상에서 한번 다루었던 기억이 있는데요.
중간? 쯤이었던 것 같은데 확인부탁드려요.
https://www.youtube.com/watch?v=PolHorMOLek
이 글과 비슷한 Q&A
always와 assign 문
25.06.02. 22:20
22
2
FSM과 CORE logic 분리 설계..?!
25.06.02. 06:29
23
Latch에 관련한 질문
25.05.30. 14:35
24
Vivado 버전문의드립니다.
25.05.27. 00:36
30