인프런 커뮤니티 질문&답변

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 6장] HW IP 를 제어하기 위한 AXI4-Lite Interface 이해하기 - 이론편

Master와 slave / AXI4와 AXI4-lite

작성

·

290

2

안녕하십니까

강의 잘 듣고 있습니다.

스펙 문서와 이것저것 찾아보면서 든 생각에 의견을 여쭙기 위해 문의드립니다.

AXI4/AXI4-Lite와 Master/Slave 관계를 계속 보던 중 Master는 AXI4를 사용하며 Slave는 AXI4-Lite를 사용하는 느낌을 많이 받았습니다. AXI4를 사용할때는 burst 기능을 사용하기 위해 사용된다 할지언정, 정작 Slave는 AXI4-Lite로 구현되어 사용되는 것을 느꼈습니다.

설명이 잘 되었는지 모르겠으나, 요약하면 Master=AXI4, Slave=AXI4-Lite로 이해를 하였습니다. 무조건적이라고 생각하진 않지만 추가적 이해를 도움 받기 위해 연락드립니다.

감사합니다.

fpga 임베디드

답변 1

0

설계독학맛비

지식공유자

안녕하세요 🙂

AXI 에는 Master 와 Slave 가 pair 로 있어야 합니다.

따라서 AXI4 에도 Master / Slave 가 각각 존재하고요. AXI4-Lite 에도 Master / Slave 가 각각 존재합니다.

IP 기준으로 보았을 때, 제어를 당해야하는 컨트롤 신호는 AXI4-Lite Slave 를 사용하고요. (현 강의에서 사용)

DDR (Slave) 에 직접 고속으로 data 를 access 하는 I/F (Burst 사용) 는 AXI4 Master 를 사용합니다.

이를 Direct Memory Access DMA 라고 부릅니다.

FPGA Season1 에서는 AXI4-Lite Slave 코드만 다루었지만

DMA 설계는 Verilog HDL Season2 에서 자세히 다루었으니, 수강하시면 도움이 되실 것 같아요.

즐공하세요 🙂

작성한 질문수