인프런 커뮤니티 질문&답변

항상 감사하면 살기님의 프로필 이미지
항상 감사하면 살기

작성한 질문수

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

[HDL 34장] AXI4-Stream I/F - 실습편 1 (AXI4-Stream I/F 를 검증하기 위한 검증환경 소개)

AXI4-Lite ARREDY, RVALID 신호에 대하여

작성

·

304

1

맛비님 안녕하세요 ! 복습 중 궁금한 사항이 생겨 글 남기게 되었습니다.

 

AXI4-Lite Read Transaction 설계를 위해서

assign ARREADY = (rstate == RDIDLE);

신호를 배웠습니다.

이렇게 신호를 할당한 이유는 Channel의 종속성 피하기

를 이유로 설명해주셨습니다.

 

하지만 이렇게 된다면 RDIDLE 상태 일때, 항상 ARREADY가 '1'로 Set 되어버립니다. 이러면 실제로 slave 쪽이 ready가 되지 않은 상태에서도 ARREADY == 1이 된다고 생각했습니다.

 

정리하자면 AXI라는 문서를 보고 저희가 설계하는 것이기 때문에, 혹시나 모를 SLAVE가 READY가 되지 않을 상황 같은 것을 고려하지 않아도 되는지 궁금합니다.

 

 

 

 

=================

현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)

  1. 강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)

  2. 이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)

    1. 개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..

  3. 글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)

    1. 서로 예의를 지키며 존중하는 문화를 만들어가요.

    2. 질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )

  4. 먼저 유사한 질문이 있었는지 검색해보세요.

  5. 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

==================

답변 2

1

제가 정리를 잘 하지 못한 상태에서 질문 드렸는데 답변 감사드립니다 !

 

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 🙂

하지만 이렇게 된다면 RDIDLE 상태 일때, 항상 ARREADY가 '1'로 Set 되어버립니다. 이러면 실제로 slave 쪽이 ready가 되지 않은 상태에서도 ARREADY == 1이 된다고 생각했습니다.

강의에서 설계한 AXI4-Lite 는 Slave 입니다. Master 가 아니에요.

Idle 이면 handshake 가 가능한 상태입니다.

제 생각에 문제가 될만한 부분이 없다고 생각되는데, 우려하시는 부분이 어떤 부분일지.. 잘 모르겠네요.

즐공하세요 🙂

항상 감사하면 살기님의 프로필 이미지
항상 감사하면 살기

작성한 질문수

질문하기