인프런 커뮤니티 질문&답변

항상 감사하면 살기님의 프로필 이미지
항상 감사하면 살기

작성한 질문수

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

[HDL 29장] AXI4 Interface 검증환경 (우리의 목표는?!) - 리뷰편 1

chapter 29 DMA에 관련된 질문

작성

·

385

1

맛비님 바쁘신데 항상 감사합니다.

 

DMA를 설계하는 이유는 CPU 즉 프로세서의 개입없이 DATA를 MEM -> I/O, MEM->MEM 등등 이동하기 위해 사용한다고 알고 있습니다.

 

하지만 29장의 사진을 보면 HW가 SW 개입 없이 직접 Memory에 접근하기 위해서는 DDR가 DMA와 연결된 PATH가 없어 잘못 이해한 것인지 여쭤보고 싶습니다.

이렇게 된다면 HW IP에서 결국 프로세서를 거쳐서 DDR로 넘어가서 DMA의 의도와 반대되는 것이 아닌지 궁금합니다.

 

좋은 하루 되십시오.

 

=================

현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)

  1. 강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)

  2. 이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)

    1. 개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..

  3. 글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)

    1. 서로 예의를 지키며 존중하는 문화를 만들어가요.

    2. 질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )

  4. 먼저 유사한 질문이 있었는지 검색해보세요.

  5. 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

==================

답변 2

0

답변 감사드립니다 !

 

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 🙂

이해하고 계신 내용이 맞습니다.

제가 그린 그림이 혼동이 올 수 있겠네요. 저 ARM 내부를 확대해서 보면 되고요.

다음 그림과 같습니다. 해당 그림은 "Zynq 7000" 을 검색하시면 됩니다. (실제 해당 강의에서 FPGA 사용한 Chip)

image

즐공하세요 🙂

항상 감사하면 살기님의 프로필 이미지
항상 감사하면 살기

작성한 질문수

질문하기