인프런 커뮤니티 질문&답변

nowwalk님의 프로필 이미지

작성한 질문수

Verilog FPGA Program 3 (DDR Controller, Arty A7-35T)

HW 구성 - 1

ui_clk값을 낮출수 있을까요?

23.10.28 10:39 작성

·

230

·

수정됨

0

강의자료에는 ui_clk값이 81.2MHz로 나와있는데요, 제가 design한 블럭에 81.2MHz clk입력시, implement시 setup time부족하여 절반인 40.6MHz로 낮추고 싶습니다.제 design블럭과 memory controller간 AXI4 interface로 연결하였는데요, memory controller의 ui_clk출력을 40.6MHz로 낮춰서 AXI통신도 40.6MHZ로 낮춰 통신하고자 합니다.

memory controller의 ui_clk출력을 40.6MHz로 낮출수 있을까요?

답변 1

0

alex님의 프로필 이미지
alex
지식공유자

2023. 10. 28. 22:07

안녕하세요.

ui_clk을 낮추어서 사용할 수 있습니다. 단지 Throughput 이 작아질 수 있으므로 시스템에 맞는지 확인해 보셔야 합니다. Throughput이 문제 되지 않으면 낮은 주파수를 사용하는 것을 괜찮습니다.
아래 그림은 Spartan-6 Memory Controller의 ui_clk의 최소값을 계산하는 내용입니다. 참고하시길 바랍니다.
image

nowwalk님의 프로필 이미지

작성한 질문수

질문하기